UinIO.com 电子技术实验室

高速信号的 S 参数 & VNA 矢量网络分析仪

2026-05-20T16:00:00.000Z

散射参数也被称作 S 参数（ScatteringParameters），通常简写为S-parameters，它是高速信号传输领域一个非常重要的参数（广泛运用于DDR、PCIe、以太网、射频等高速信号分析场景），其主要用于描述传输线的频域特征，从而判断出传输线的阻抗匹配程度，并且分析出传输损耗与相位延迟。除此之外，信号完整性问题所关注的反射、串扰等问题，也都可以从该参数当中获取到有用的信息。对于常见的双端口电路网络，主要存在四个S 参数：S12 为反向传输系数（即隔离），S21 为正向传输系数（即增益），S11 为输入反射系数（即输入回波损耗），S22 为输出反射系数（即输出回波损耗）。

矢量网络分析仪（VNA，Vector NetworkAnalyzer）是一种专门用于测量 S参数的电子仪器，基本测量原理是通过发射特定频率与功率的信号到被测件，同时采集反射波 与 透射波的幅度和相位，从而计算得到全套 S 参数。国产 VNA 设备主要有 普源精电推出的测量频率范围在 5kHz~26.5GHz 的DNA5000（两通道）、DNA6000（四通道）两款产品。以及鼎阳科技推出的测量频率范围在 100kHz~50GHz 的SNA6000A，以及频率范围在 100kHz~26.5GHz 的SNA5000B 等产品。

复数与矩阵表达

散射参数通常被称作 S参数（ScatteringParameters），主要用于描述电路网络的射频特性，了解网络端口的信号反射和传输情况，从而表征出信号在电路网络端口的散射行为。S参数是一个复数，主要由幅度$\left| S_{ij}\right|$（用于表征传输或者反射的信号分量）和相位$\varphi_{ij}$（用于表征信号传输时延所带来的相位偏移）两个部分组成，可以用于完整的描述信号的行为：

\[S_{ij} = \left| S_{ij} \right| e^{j\varphi_{ij}}\]

S 参数可以被表示为 $N \times N$矩阵的形式，其中 N 是网络的端口数量。矩阵当中的每一个元素$S_{xy}$，表示的是从端口y 到端口 x 的散射参数。由于 $S_{xy}$是一个复数，所以其对应的矩阵可以用于展示电路网络端口之间的交互结构，并且提供每一种交互的幅度和相位信息，下面的示意图是一个双端口电路网络的$N \times N$ 矩阵：

\[\begin{bmatrix}S_{11} & & S_{12} \\ & & \\S_{21} & & S_{22} \\\end{bmatrix}\]

史密斯圆图

史密斯圆图是 S 参数的另外一种表达方式，主要用于直观的展示电路网络的阻抗 伴随 频率进行变化的情况。通过在史密斯圆图上勾勒出反射系数的 实部 与虚部，能够非常清晰的了解当前阻抗匹配的情况，从而最大限度的减少反射，并且实现最大功率的传输：

电路网络的端口

电路网络通常具备一个或者多个传输端口，每一个端口都可以传输、反射、吸收射频信号的能量，根据端口数量可以将网络分为如下两类：

单端口：例如 天线；
双端口：例如滤波器、放大器；
三端口：例如定向耦合器、混频器；

分析射频电路网络的时候，通常会从单一端口注入射频激励信号，然后通过相同端口采集的信号测量反射类参数，或者通过对侧端口采集的信号测量得到正向传输类参数，由此获得网络信号传输与反射的能量变化特性。

S 参数命名规则

S 参数的命名主要由字母 S加上两个数字下标组成，其中第 1个数字表示输出端口，而第 2个数字表示输入端口，例如：

S 参数名称为 S11：信号从端口1 输入，从端口 1 输出；
S 参数名称为 S21：信号从端口1 输入，从端口 2 输出；
S 参数名称为 S32：信号从端口2 输入，从端口 3 输出；

双端口网络 S 参数

电路设计里比较常见的双端口电路网络，主要拥有下面四个命名的 S参数，它们分别表征着不同的方面：

输入反射系数 S11：用于表征 端口 1的输入信号被反射回 端口 1的部分，描述的是由于阻抗不匹配而反射的输入信号分量；
正向传输系数 S21：用于表征 端口 1的输入信号被传输到 端口 2的部分，描述的是从输入端口到输出端口的信号传输效率；
反向传输系数 S12：用于表征 端口 2的输入信号被传输到 端口 1的部分，描述输入端口与输出端口之间的信号隔离度；
输出反射系数 S22：用于表征 端口 2的输入信号被反射回 端口 2的部分，描述由于阻抗不匹配配而反射的输出信号分量；

矢量网络分析仪 VNA

大话 SDRAM 和 DDR 动态随机存取存储器

2026-05-17T16:00:00.000Z

联合电子设备工程委员会（JEDEC[ˈdʒeɪ dɛk]，Joint Electron Device EngineeringCouncil）是一个全球性的微电子行业标准制定组织，由其推出的各类半导体存储标准广为人知，例如：双倍速率SDRAM（DDR，Double DataRate）、低功耗双倍速率 SDRAM（LPDDR， LowPower DDR）、高带宽内存（HBM，HighBandwidthMemory）、嵌入式多媒体卡（e.MMC，EmbeddedMulti Media Card）、通用闪存（UFS，Universal FlashStorage）、固态硬盘（SSD，Solid StateDrive），本文主要讨论 DDR 与 LPDDR内存颗粒相关的原理、引脚定义，以及对应的 PCB 布线规范。

最早推出的单数据率（SDR，Single Data Rate）类型SDRAM 只能够在时钟信号的上升沿传递数据，而后续问世的DDR1则可以同时工作在时钟信号的上升沿与下降沿，从而在相同的时钟频率下实现了双倍的传输效率；而在DDR2 又引入了 4位预取（Prefetch）机制，后续的 DDR3进一步将预取宽度提升至 8 位，并且为 命令/地址线引入了全新的 Fly-by 拓扑（之前版本采用 T 型拓扑），优化信号走线的同时降低时钟偏移。DDR4 则着重于Bank Group 提升寻址效率，最新的 DDR5则增加了 PMIC 电源管理（集成多通道降压 Buck 和LDO）以及 I³C 串行通信总线（即增强型I²C 总线），同时预取宽度提升至 16 位，并且内置 ECC 错误校验。

Memory 存储器种类

随机存取存储器（RAM，Random AccessMemory）是一种能够高速随机存取数据的易失性存储器，可以将其具体划分为如下两种类型：

静态随机存取存储器（SRAM，StaticRAM）依靠晶体管组成的双稳态触发器来存储比特位，通常集成在芯片内部作为高速缓存使用；
动态随机存取存储器（DRAM，DynamicRAM）需要通过不断刷新充电来维持数据，广泛运用于 SoC芯片与低速存储器（例如NAND Flash）之间作为数据传输的桥梁；

同步动态随机存取存储器（SDRAM，SynchronousDRAM）则在上述 DRAM存储器的基础上引入了时钟同步机制，依次发展出下面两种类型：

单倍速率 SDRAM（SDR，Single Data RateSDRAM）：只能在时钟信号的 上升沿 传输一次数据；
双倍速率 SDRAM（DDR，Double Data RateSDRAM）：可以在时钟信号的 上升沿 和 下降沿各传递一次数据；

接下来，我们将上述繁琐的存储器种类划分，简明直观的总结为下面的示意图：

DDR 版本发展脉络

这里的表格统计了内存颗粒从 SDRAM 发展到DDR1、DDR2、DDR3、DDR4、DDR5的时间脉络：

版本	时间	总线频率	传输速率	工作电压	拓扑	预取位数	Bank 数量	Bank Group
SDRAM	1993 年	100~166 MHz	100~166 MT/s	`3.3V`	T 型	`1n`	4	无
DDR1	2000 年	133~200 MHz	266~400 MT/s	`2.5V`	T 型	`2n`	4	无
DDR2	2003 年	266~400 MHz	533~800 MT/s	`1.8V`	T 型	`4n`	4~8	无
DDR3	2007 年	533~800 MHz	1066~1600 MT/s	`1.5V`	Fly-by 型	`8n`	8~16	无
DDR4	2014 年	1066~1600 MHz	2133~3200 MT/s	`1.2V`	Fly-by 型	`8n`	16	4 组
DDR5	2019 年	1600~3200 MHz	3200~6400 MT/s	`1.1V`	Fly-by 型	`16n`	32	8 组

注意：预取位数（Prefetch）：是指一次读操作，能够从存储阵列当中读取到多少个数据位。

数据位宽 Data Width

位宽（Data Width）：单个存储颗粒每 1次能够并行传输的二进制位数（通常与 DQ引脚的总数相匹配），常见存储颗粒的位宽主要有x8、x16、x32。存储颗粒的位宽与颗粒数量的乘积，必须等于SoC 内存控制器的位宽：

\[单颗粒位宽 \times 颗粒数量 = SoC 内存控制器的物理位宽\]

例如对于拥有 64 bit 位宽的 SoC控制器，其对应的存储颗粒可以按照如下方式进行搭配：

\[\begin{align}&8 颗 \times 单颗8位 = 64 位 \\&4 颗 \times 单颗16位 = 64 位\end{align}\]

常用的 DDR3/4 颗粒位宽是 x8，而LPDDR3/4 颗粒的常用位宽为 x16；常用的DDR5 颗粒位宽为 x8 和 x16，而LPDDR5 颗粒常用的位宽有x16、x32。

注意：JEDEC 标准化组织使用Rank（中文翻译为排列）来指代共享相同地址、时钟、命令控制 总线的一组DRAM 颗粒集合，其能够提供 SoC内存控制器一次通信所需的全部数据位宽（通常为 64位）。简而言之，一个 Rank 就是一套完整的内存数据位宽，即 SoC内存控制器一次操作的数据抓取量。

DRAM 基本电路结构

动态随机存取存储器（DRAM，Dynamic Random AccessMemory）的最小存储单元由 1 个晶体管Transistor（通常采用 NMOS）与 1 个电容Capacitor（存储电荷时为 1，没有电荷时为0）构成，因而被称为 1T1S 结构。

当电容器存储电荷的时候，表达的就是高电平1；而当电容器没有存储电荷的时候，表达的则是低电平0：

将海量的 1T1C 单元电路排列成由行Row 和列 Column组成的二维矩阵（如下图所示），其中横向控制线称为字线（WordLine），连接到一整行晶体管的栅极，用于控制电荷的充放。而列数据线称为位线（BitLine），连接到每一个列的电容器，负责提供充放电荷的流入流出路径：

Bank 与 Bank Group

把由 1T1C单元组成的二维矩阵，拆解为多个独立的小型阵列就称为存储体（Bank），每一个Bank都可以被独立的激活、读写、预充、刷新，并且能够进行并行操作，从而降低读写延迟，提升通信带宽。

总结一下，DRAM 存储器（SDRAM 和DDR1/2/3）由多个 Bank 组成，每个 Bank进一步由 1T1C存储单元所构成的行列矩阵结构组成，其寻址层级依次为：

1	逻辑体（Bank）→ 行（Row）→ 列（Column）

SDRAM 和 DDR1/2/3的传输频率和速率相对比较低，Bank层的并行操作已经能够满足要求。然而传输频率和速率更高的DDR4/5，面对更大的数据吞吐量，就需要进一步将多个 Bank划分为存储体组（BankGroup），从而规避存储单元的读写等待延迟，并且让内存控制器获得更多的并行操作通道，同时能够配合更高的预取宽度：

DDR4：拥有 4 个存储体组Bank Group（每组由 4 个存储体 Bank 组成，总共16 个 Bank）；
DDR5：拥有 8 个存储体组Bank Group（每组由 4 个存储体 Bank 组成，总共32 个 Bank）；

相应的，DDR4/5 的寻址层级依次调整为如下的形式：

1	逻辑体组（Bank Group）→ 逻辑体（Bank）→ 行（Row）→ 列（Column）

注意：存储体组（BankGroup）能够避免单个 Bank序列操作带来的延迟瓶颈，通过创建能够并行工作的独立子单元，使得内存控制器能够更加灵活高效的执行读写任务，减少因时序等待而产生的空闲时间，最大化内存总线的利用率和整体有效带宽。

SDRAM 与 DDR 的区别

经过数年的发展，内存经历了从同步动态随机存储器（SDRAM，SynchronousDynamic Random AccessMemory）到双倍数据率同步动态随机存储器（DDR，DoubleData Rate Synchronous Dynamic Random Access Memory）的发展历程：

同步动态随机存储 SDRAM 名称当中的同步Synchronous 是指其需要跟随来源于 SoC内存控制器的外部时钟进行工作，而动态Dynamic 表示的是由于 1T1C结构当中电容需要不断刷新保持电荷，而随机寻址Random Access 则表示可以随时进行任意地址访问。传统的SDRAM 只能够在时钟信号的 上升沿传递数据（1 个时钟周期只能传递 1 次数据），如下图所示：

DDR 在本质上也属于 SDRAM的一种，但是两者区别主要在于其命名中的双倍数据速率（DoubleData Rate）表示其可以同时在时钟信号的 上升沿 和下降沿 进行数据传递（1 个时钟周期可以传递 2次数据），从而有效提升了数据传输的效率，如下图所示：

如何进行读/写/刷新操作

读出操作

读取数据是一个多步骤过程。内存控制器会发送Bank 地址、行地址、列地址相关的信息，具体流程可以参考下面的示意图以及后续的文字描述：

首先，SoC 发送读命令给 DRAM 存储器，其中前 5个比特位用于从 Bank Group 当中选取指定的Bank；
然后，该 Bank内部所有字线全部被关闭（即关闭 NMOS晶体管），断开电容的充放电路径；同时 Bank内部所有位线预充电至满电容电压的约一半（假设电容充电至1V 代表逻辑 1，放电至 0V 代表逻辑0，那么这里就预充电至 0.5V）；
接着，发送 16 位 行地址激活指定行，当该行的存储单元被激活之后，便会向位线输出微弱电流，例如该行的某颗电容处于1V满电荷状态，电荷就会顺着位线进入感应放大器（SenseAmplifier）进行电平检测，进而判断出逻辑值 0 或者1；
最后，感应放大器的判断结果会传递给读驱动器（ReadDriver），此时会将 8条位线连接到读驱动器的 8条线路，进而传递给SoC（由于读操作会损耗电容当中存储的电荷，如果需要保持数据，就需要通过刷新操作补充电容当中的电荷）；

写入操作

执行写入操作的时候，SoC会通过内存控制器将待写入的数据提前放置到数据总线，然后开启下面示意图所展示的一系列操作：

执行写入操作时，内存控制器（MemoryController）通过地址总线给出地址信息（包含待写入的 行地址与 列地址）；
接下来，关闭指定 Bank 对应行的 NMOS晶体管，隔离电容的充放电路径，同时将全部位线预充电至0.5V（感应放大器会根据电容的电荷存储状态，将位线设置到合适的电压）；此时如果需要让新数据覆盖旧数据，内存控制器就会发出写使能（WriteEnable）信号，通过行地址选通信号 RAS激活目标行，并在位线完成预充电之后，将列地址送入到 SoC 内存控制器；
内存控制器会将指定的 8条位线，连接到写驱动器（WriteDriver），此时写入驱动器里已经事先准备好了 8位待写数据。写驱动器的驱动能力远远强于感应放大器，所以能够轻松覆盖指定行列所对应的1T1S 存储单元数据。此时 WE写使能信号会被拉低置为0，表示正式开始写入操作，接着数据总线上待命的数据就会被锁存，并且写入到指定地址的DRAM 存储单元当中；

前述的读出和写入操作，都需要一个固定的时钟信号来协调同步，所以行地址选通（RAS Row AddressStrobe）、列地址选通（CAS，Column AddressStrobe）、写入使能（WE，WriteEnable）等控制信号的时序必须严格对齐（除此之外，其它的控制信号还有片选CS、时钟 CK、数据掩码DM、输出使能 OE、刷新 REF、预充电PRE 等等）。

注意：对存储单元某一行执行完读写操作之后，必须要进行行预充电（RowPrecharge），从而关闭当前行，防止残留电荷与新的电荷发生叠加损坏数据，并且重置感应放大器内部的比较电压。本质就是把当前已经激活的行撤销掉激活，从而让出通道资源给后续新行的访问。

刷新操作

刷新操作是读写周期当中，需要重复执行的关键操作，该操作主要围绕感应放大器来进行（JEDEC规范明确每一个逻辑行，必须在 64ms 时间窗口内至少完成 1次刷新，避免电容漏电导致数据丢失）：

第一步：通过字线激活指定行，导通该行所有存储单元的NMOS 晶体管，随后将位线电压设定为满电容电压的一半（例如0.5V），此时存储单元内的 NMOS晶体管会根据两端电压差，允许电容中存储的电荷双向流动；

第二步：检测已经预置为 0.5V的位线电压变化，若某一列位线上 1T1S 存储单元的电容存在1V满电荷，该电容就会向外泄放少量电流，使得位线的电压小幅抬升。此时感应放大器就会根据这个电压变化，判定存储单元保存的逻辑值是0 还是 1；

第三步：将位线调整为标准电平（0V 或者1V），将 1T1S存储单元的充电至对应的标准电平，完成之后就关闭该行的选通，单次刷新流程结束；

注意：对存储单元执行读取操作之后，必须进行刷新操作。因为感应放大器判断逻辑值的时候，会损耗一部分电容当中保存的电荷，因而读取操作之后必须通过刷新操作，从而使其继续保持原有的逻辑电平状态。

总线拓扑 T 型与 Fly-by

数据总线与地址/命令/控制总线的物理连接拓扑结构，可以具体划分为如下三种类型：

点对点拓扑：每颗存储颗粒都拥有独立的传输通道，控制器与颗粒之间一对一连接，不会共享总线资源（例如下面示意图中的黄色传输线，通常针对每一颗DDR 存储颗粒的 DQ / DQS / DM这类数据线）：

Fly-by菊花链串联拓扑：多颗存储颗粒使用一条直线串联到底，Fly-by属于一种比较特殊的菊花链（DaisyChain）拓扑结构，其必须通过 40Ω ~ 60Ω终端电阻（VTT，Voltage Termination）来吸收末端反射$VTT = 终端匹配电压 =\frac{VDDQ}{2}$；（例如上面示意图中的黄色传输线，通常只针对 DDR颗粒之间的共享信号，例如 A0 ~ A17地址线，CK_t/CK_c 差分时钟线，RAS/CAS/WE/CS等命令控制线）：

注意：JEDEC 组织官方将数据队列DQ0 ~ DQ7、数据掩码DM、数据总线反转 DBI_n形成的信号线分组称为 数据字节通道（DataBytelane）。

双 T 型拓扑：过去的低速率 DDR3采用的是这种拓扑结构，内存控制器的地址/命令控制信号会先进入到第1 个 T 型节点，划分为两路走线之后，再在第 2 个 T型节点继续被划分为两路（上面示意图里的绿色传输线就采用这种方式），这种方式最大可以支持到$2^N$ 个存储颗粒的连接（其中N 为分支次数）。

注意：数据线DQ、DQS、DM作为高速双向信号，必须严格遵循点对点连接。而对于地址、时钟、命令控制相关的信号，DDR1/2 和 DDR3 1066/1333 采用的是T 型多分支拓扑，而 DDR3 1600 和DDR4/5 则必须使用 Fly-by菊花链串联拓扑。

DIMM 双列直插式储模块

双列直插内存模组（DIMM，Dual In-line MemoryModule）是指焊接有多颗 DRAM存储颗粒的内存模组，也就是通常所说的内存条。DIMM相关的规范由 JEDC 标准化组织制订（主要定义了物理尺寸、金手指针脚定义、插槽结构、定位缺口等）：

每一代的 DDR 都对应着不同的 DIMM 针脚数量，从早期的SDRAM 的 168 Pin、DDR 的184 Pin，DDR2 和 DDR3 的240 Pin，到目前 DDR4 的288 Pin，以及 DDR5 的288 Pin（两者缺口位置不同）：

DIMM 金手指连接器（GoldFinger）采用独立的正反两面引脚，单条就能够提供 64位的带宽。标准的 DIMM 连接器主要用于台式机、服务器。而SO-DIMM（Small OutlineDIMM）则是一种更加短小紧凑的内存连接器，大约只有标准 DIMM长度的一半，通常用于笔记本、移动主机等设备。

DDR3 引脚定义与布线约束

78 球 FBGA 封装 x4、x8 位宽引脚功能描述

引脚名称	类型	功能描述
A[15:13]、A12/BC#、A11、A10/AP、A[9:0]	输入	行列地址输入
BA[2:0]	输入	Bank 地址输入（以`VREFCA` 作为参考电平）
CK、CK#	输入	差分时钟输入
CKE	输入	时钟使能（高电平使能，以`VREFCA` 作为参考电平）
CS#	输入	多 Rank 片选（低电平使能，以`VREFCA` 作为参考电平）
DM	输入	数据输入屏蔽（高电平有效，用于写操作时屏蔽输入数据）
ODT	输入	片内终端电阻使能（高电平有效，以`VREFCA` 作为参考电平）
RAS#、CAS#、WE#	输入	命令输入（以 `VREFCA`作为参考电平）
RESET#	输入	复位（低电平有效，以 `VSS`作为参考电平）
DQ[3:0]	输入/输出	x4位宽双向数据队列通道（以 `VREFDQ` 作为参考电平）
DQ[7:0]	输入/输出	x8位宽双向数据队列通道（以 `VREFDQ` 作为参考电平）
DQS、DQS#	输入/输出	数据选通（读操作时用于输出，与数据边沿对齐；写操作时作为输入，与数据中心对齐）
TDQS、TDQS#	输出	终端数据选通（只针对 x8位宽有效）
VDD	电源	核心电源（`1.5V ±0.075V`）
VDDQ	电源	I/O电源（`1.5V ±0.075V`）
VREFCA	电源	命令/地址信号的参考电压
VREFDQ	电源	数据信号的参考电压
VSS	电源	地
VSSQ	电源	I/O地（独立接地）
ZQ	参考	用于输出驱动器校准的外部参考（外接`240Ω` 电阻至 `VSSQ`）
NC	—	无连接（悬空引脚）
NF	—	无功能（x4位宽颗粒，该引脚没有功能，x8 位宽颗粒，该引脚为`TDQS#`、`DQ[7:4]`）

LPDDR3 引脚定义与布线约束

DDR4 引脚定义与布线约束

LPDDR4 引脚定义与布线约束

DDR5 引脚定义与布线约束

LPDDR5 引脚定义与布线约束

详细解读 PCIe 外设组件互连快速总线

2026-05-09T16:00:00.000Z

人工智能日益普及的当下，DDR5 与 PCIe5.0 已经成为 AI 算力中心的标准搭配，而服务器内部用于连接CPU、内存，以及各种扩展设备的高速 I/O 总线，已经历经了三代标准的发展。第1 代推出于 1981~1992 年期间，采用传统的并行总线架构，包括了ISA、EISA、VESA、MCA一系列标准，由于多设备共享一条总线带宽，导致带宽低速率慢，因而被市场淘汰；第2 代推出于 1993~2000 年，依然采用并行总线架构，主要有PCI、AGP、PCI-X三种标准，虽然大幅优化了带宽、时序、仲裁机制，但是仍然采用并行共享总线架构，并未解决并行串扰、时钟同步等瓶颈，后续逐步被本文的主角PCIe（PCI Express）高速串行总线所代替。

外设组件互连快速总线（PCIe，Peripheral ComponentInterconnectExpress）属于一种高速串行总线标准，英特尔（Intel）公司于2001 年联合超微（AMD）、戴尔（Dell）、惠普（HP）、国际商用机器（IBM）等企业成立Arapahoe 工作组，进而推出了第 3代（3GIO，Third-Generation I/O）通信总线标准。2002 年 4 月该标准移交给外围组件互连特别兴趣组织（PCI-SIG，PeripheralComponent Interconnect Special Interest Group）之后，被正式命名为PCIe。

PCIe 版本对比

截止到 2026 年本文撰写的时间点，最新的 PCIe总线标准已经迭代到了 7.0 版本，下面的表格里展示了各个 PCIe版本的性能特点：

PCIe 版本	正式发布时间	编码与调制方式	总线频率	传输速率	单 Lane 峰值带宽（x1）	双 Lane 峰值带宽（x2）
1.x	2003 年	8/10b 编码 + NRZ 调制	`2.5 GHz`	`2.5 GT/s`	`250 MB/s`	`500 MB/s`
2.x	2007 年	8/10b 编码 + NRZ 调制	`5 GHz`	`5 GT/s`	`500 MB/s`	`1 GB/s`
3.0	2010 年	128/130b 编码 + NRZ 调制	`8 GHz`	`8 GT/s`	`984.6 MB/s`	`1.969 GB/s`
4.0	2017 年	128/130b 编码 + NRZ 调制	`16 GHz`	`16 GT/s`	`1.969 GB/s`	`3.938 GB/s`
5.0	2019 年	128/130b 编码 + NRZ 调制	`32 GHz`	`32 GT/s`	`3.938 GB/s`	`7.877 GB/s`
6.0	2022 年	128/130b 编码 + PAM4 调制	`32 GHz`	`64 GT/s`	`7.56 GB/s`	`15.12 GB/s`
7.0	2025 年	128/130b 编码 + PAM4 调制	`64 GHz`	`128 GT/s`	`15.12 GB/s`	`30.24 GB/s`

编码与调制方式

截止到 PCIe 7.0 版本，PCIe总线采用的编码方式主要有如下两种类型：

8/10b 编码：将 8 位数据固定映射为 10个比特位进行传输，其中低 5 位被映射成为 6 位，而高 3 位被映射成为 4位。
128/130b 编码：每 128 位原始数据添加 2位的同步头（10表示正常数据，01 表示链路控制命令序列，00/11则表示错误），组成 130 位进行传输。

比较这两种编码类型，8b/10b 编码方式的有效载荷为 8bit，传输 10 bit，带宽利用率为 $\frac{8}{10}= 80%$，冗余开销高达 20%；而 128/130b编码方式有效载荷为 128 bit，实际传输 130 bit，带宽利用率为 $\frac{128}{130} \approx98.46%$，冗余开销约为 1.54%。

注意：8b/10b编码方式过高的传输冗余开销，正是其被128/130b 编码方式取代的核心原因。

接下来，再来讨论 PCIe 总线两种类型的调制方式：

不归零码（NRZ，Non Return to Zero）：只有高 1 和低 0两个电平状态，符号速率与比特率相同（1 个符号 = 1 个比特位）。

四电平脉冲幅度调制（PAM4，Pulse AmplitudeModulation 4-Level）：划分为L0=00、L1=01、L2=10、L3=11四个电平幅度等级，符号速率为比特率的一半（1 个符号 = 2 个比特位）。

比较而言，NRZ 编码只有两个电平，1 个物理层符号传输 1个比特位，虽然抗干扰能力强，但是带宽比较低。而 PAM4编码采用了四个电平，1 个物理层符号传输 2个比特位，虽然总线带宽翻倍，但是需要搭配 FEC前向纠错（发送端提前加冗余编码，接收端自动进行纠错）、Gray编码（普通二进制如 00 01 10 11 电平跳变可能出现 2个比特位同时翻转的情况，而 Gray 编码如 00 01 11 10相邻的电平只有 1 个比特位会出现变化）确保传输的可靠性。

注意：上述内容里的符号，指代的是传输线路上面发送的一个电压电平波形，是PCIe 总线在物理层的最小传输单元。

带宽的两重含义

带宽（Bandwidth）通常用于表达最大传输能力，但是在电子硬件领域的不同应用场景下，具有如下两层含义：

模拟/射频领域：用于表示频带宽度，即信号占用的频率范围，单位为赫兹Hz；
计算机/网络通信领域：表征单位时间内能够传输的最大bit数据量，即理论最大传输速率，单位为比特每秒bps；

注意：比特每秒 bps还衍生出了千比特每秒Kbps、兆比特每秒Mbps、吉比特每秒 Gbps等单位。

单位 GT/s 与 Gbps

在 PCIe相关的示波器眼图测试以及信号完整性仿真过程当中，经常使用到GT/s 这个单位。而在计算算实际传输速率的时候，使用的则是Gbps 这个单位，两者的区别如下所示：

千兆传输/秒（GT/s，Giga Transfers perSecond）：符号波特率，物理层每一秒传输的次数，即物理信号的跳变次数；
千兆位/秒（Gbps，Giga Bits perSecond）：有效比特速率，扣除编码开销之后的有效数据传输速率；

上述的 千兆传输/秒 GT/s 与千兆位/秒 Gbps两个单位的换算公式如下面所示：

\[Gbps = GT/s \times 编码效率\]

例如 PCIe 2.0 总线的传输速率为5.0 GT/s，即每一条 Lane 上面每 1 秒钟传输5G 个 Bit 位数据，由于 PCIe 2.0 物理层使用的是 8b/10b 编码，即每传输 8个比特位，就需要发送 10 个比特位的数据，多出来的 2个比特位并非有效数据，因而 PCIe 2.0 每一条 Lane支持的带宽计算如下：

\[5 GT/s \times \frac{8 Bit}{10 Bit} = 4 Gbps = 500 MB/s\]

基于此就可以推导出采用了 8 个通道的 PCIe 2.0 x 8的可用带宽为：

\[4 Gbps \times 8 = 32 Gbps = 4 GB/s。\]

同样对于总线传输速率为 8.0 GT/s 的 PCIe3.0，其每一条 Lane 支持每秒钟传输 8G 个 Bit位数据，而其物理层使用的是 128b/130b 编码，即每传输128 个比特位，需要发送 130 个比特位，这样 PCIe3.0 每一条 Lane 支持的带宽同样可以计算如下：

\[8 GT/s \times \frac{128 Bit}{130 Bit} = 7.877 Gbps = 984.6 MB/s\]

同样基于此，就能推导出采用了 8 个通道的 PCIe 3.0 x 8可用带宽为：

\[7.877 Gbps \times 8 = 63.016 Gbps = 7.877 GB/s。\]

分层协议架构

PCIe 总线架构与以太网的 OSI模型类似，也属于一种分层的协议架构，具体可以划分为事务层（TransactionLayer）、数据链路层（Data LinkLayer）、物理层（PhysicalLayer），每一层均包含有数据的发送与接收两个部分：

事务层：主要负责事务层包（TLP，TransactionLayer Packet）的组装和拆卸；
数据链路层：主要职责包括链路管理和数据完整性校验（包括错误检测与错误纠正）；
物理层：主要为数据传输提供可靠的物理环境，包括了接口操作的所有电路（驱动器、输入缓冲器、串并转换、PLL、阻抗匹配），以及PCIe 接口初始化和维护相关的逻辑功能；

注意：PCIe总线使用数据包作为单位来进行通信，数据包形成于事务层和数据链路层中形成。

传输通道 Lane

通道 Lane 是 PCIe 总线的最小物理传输单元，英文读作[leɪn]，表示的是一条独立的高速双向传输通道，每条Lane 由 2 组差分对共 4 根信号线组成：

发送差分对：TX+ 和TX−；
接收差分对：RX+ 和RX−；

注意：PCIe 总线发送端与接收端的 RX+/-和 TX+/- 差分对，需要以 RX->TX 和TX->RX 的方式交叉进行连接。

PCIe 总线接口目前可以支持×1、×2、×4、×8、×12、×16、×32个 Lane 宽度的链路（其中每条 Lane 的总线频率与 PCIe总线的版本有关）：

注意：PCB 布线的时候，每一条 Lane的差分对必须进行严格的 5mil对内等长。而多条 Lane之间虽然不需要进行精准的长度匹配，但是走线长度差距尽量控制在三百个mil 以内。

金手指连接器

PCIe 总线使用的连接器，公口通常被称作 PCIe金手指，母口则称为 PCIe 插槽，它们会根据 Lane通道数量的不同，提供不同物理长度的连接器。

PCIe 金手指可以插入任何不短于金手指长度的 PCIe 插槽当中，例如x1 的 PCIe 金手指可以插入x1、x4、x8、x16 的PCIe 插槽，而 x4 的 PCIe 金手指可以插入x4、x8、x16 的 PCIe插槽，这一特性极大提升了 PCIe 总线的可扩展性：

注意：观察上图可以看到，左侧的 PCIe x8不兼容 PCIe x1 和 PCIe x4 插槽，但是能够在PCIe x8 和 PCIe x16 插槽上面正常工作。

PCIe x1 通道定义

一个 Lane 通道的 x1金手指引脚定义，如下面表格所示：

引脚编号	B 侧引脚名称	功能描述	A 侧引脚名称	功能描述
1	+12v	`+12V` 电源	PRSNT#1	热插拔检测 1（低电平有效）
2	+12v	`+12V` 电源	+12v	`+12V` 电源
3	+12v	`+12V` 电源	+12v	`+12V` 电源
4	GND	接地引脚	GND	接地引脚
5	SMCLK	系统管理总线 SMBus 时钟	JTAG2	`TCK`（JTAG 时钟）
6	SMDAT	系统管理总线 SMBus 数据	JTAG3	`TDI`（JTAG 数据输入）
7	GND	接地引脚	JTAG4	`TDO`（JTAG 数据输出）
8	+3.3v	`+3.3V` 电源	JTAG5	`TMS`（JTAG 模式选择）
9	JTAG1	`TRST`（JTAG 复位）	+3.3v	`+3.3V` 电源
10	3.3Vaux	`3.3V` 辅助电源	+3.3v	`+3.3V` 电源
11	WAKE#	链接激活信号	PERST#	PCIe 复位信号
		【机械防呆缺口】
12	RSVD	`保留`	GND	接地引脚
13	GND	接地引脚	REFCLK+	`100 MHz` 差分参考时钟 `+`
14	HSOp(0)	Lane 0 发送差分信号 `+`	REFCLK-	`100 MHz` 差分参考时钟 `-`
15	HSOn(0)	Lane 0 发送差分信号 `-`	GND	接地引脚
16	GND	接地引脚	HSIp(0)	Lane 0 接收差分信号 `+`
17	PRSNT#2	热插拔检测 2（低电平有效）	HSIn(0)	Lane 0 接收差分信号 `-`
18	GND	接地引脚	GND	接地引脚

注意：PCIe各个版本的引脚定义完全相同，每个版本的 REFCLK+/-引脚均采用的是 100 MHz 的差分时钟信号。

PCIe x4 通道定义

四个 Lane 通道的 x4金手指引脚定义，如下面表格所示：

引脚编号	B 侧引脚名称	功能描述	A 侧引脚名称	功能描述
1	+12v	`+12V` 电源	PRSNT#1	热插拔检测 1（低电平有效）
2	+12v	`+12V` 电源	+12v	`+12V` 电源
3	+12v	`+12V` 电源	+12v	`+12V` 电源
4	GND	接地引脚	GND	接地引脚
5	SMCLK	系统管理总线 SMBus 时钟	JTAG2	`TCK`（JTAG 时钟）
6	SMDAT	系统管理总线 SMBus 数据	JTAG3	`TDI`（JTAG 数据输入）
7	GND	接地引脚	JTAG4	`TDO`（JTAG 数据输出）
8	+3.3v	`+3.3V` 电源	JTAG5	`TMS`（JTAG 模式选择）
9	JTAG1	`TRST`（JTAG 复位）	+3.3v	`+3.3V` 电源
10	3.3Vaux	`3.3V` 辅助电源	+3.3v	`+3.3V` 电源
11	WAKE#	链接激活信号	PERST#	PCIe 复位信号
		【机械防呆缺口】
12	RSVD	`保留`	GND	接地引脚
13	GND	接地引脚	REFCLK+	`100 MHz` 差分参考时钟 `+`
14	HSOp(0)	Lane 0 发送差分信号 `+`	REFCLK-	`100 MHz` 差分参考时钟 `-`
15	HSOn(0)	Lane 0 发送差分信号 `-`	GND	接地引脚
16	GND	接地引脚	HSIp(0)	Lane 0 接收差分信号 `+`
17	PRSNT#2	热插拔检测 2（低电平有效）	HSIn(0)	Lane 0 接收差分信号 `-`
18	GND	接地引脚	GND	接地引脚
19	HSOp(1)	Lane 1 发送差分信号 `+`	RSVD	`保留`
20	HSOn(1)	Lane 1 发送差分信号 `-`	GND	接地引脚
21	GND	接地引脚	HSIp(1)	Lane 1 接收差分信号 `+`
22	GND	接地引脚	HSIn(1)	Lane 1 接收差分信号 `-`
23	HSOp(2)	Lane 2 发送差分信号 `+`	GND	接地引脚
24	HSOn(2)	Lane 2 发送差分信号 `-`	GND	接地引脚
25	GND	接地引脚	HSIp(2)	Lane 2 接收差分信号 `+`
26	GND	接地引脚	HSIn(2)	Lane 2 接收差分信号 `-`
27	HSOp(3)	Lane 3 发送差分信号 `+`	GND	接地引脚
28	HSOn(3)	Lane 3 发送差分信号 `-`	GND	接地引脚
29	GND	接地引脚	HSIp(3)	Lane 3 接收差分信号 `+`
30	RSVD	`保留`	HSIn(3)	Lane 3 接收差分信号 `-`
31	PRSNT#2	热插拔检测 2（低电平有效）	GND	接地引脚
32	GND	接地引脚	RSVD	`保留`

PCIe x8 通道定义

八个 Lane 通道的 x8金手指引脚定义，如下面表格所示：

引脚编号	B 侧引脚名称	功能描述	A 侧引脚名称	功能描述
1	+12v	`+12V` 电源	PRSNT#1	热插拔检测 1（低电平有效）
2	+12v	`+12V` 电源	+12v	`+12V` 电源
3	+12v	`+12V` 电源	+12v	`+12V` 电源
4	GND	接地引脚	GND	接地引脚
5	SMCLK	系统管理总线 SMBus 时钟	JTAG2	`TCK`（JTAG 时钟）
6	SMDAT	系统管理总线 SMBus 数据	JTAG3	`TDI`（JTAG 数据输入）
7	GND	接地引脚	JTAG4	`TDO`（JTAG 数据输出）
8	+3.3v	`+3.3V` 电源	JTAG5	`TMS`（JTAG 模式选择）
9	JTAG1	`TRST`（JTAG 复位）	+3.3v	`+3.3V` 电源
10	3.3Vaux	`3.3V` 辅助电源	+3.3v	`+3.3V` 电源
11	WAKE#	链接激活信号	PERST#	PCIe 复位信号
		【机械防呆缺口】
12	RSVD	`保留`	GND	接地引脚
13	GND	接地引脚	REFCLK+	`100 MHz` 差分参考时钟 `+`
14	HSOp(0)	Lane 0 发送差分信号 `+`	REFCLK-	`100 MHz` 差分参考时钟 `-`
15	HSOn(0)	Lane 0 发送差分信号 `-`	GND	接地引脚
16	GND	接地引脚	HSIp(0)	Lane 0 接收差分信号 `+`
17	PRSNT#2	热插拔检测 2（低电平有效）	HSIn(0)	Lane 0 接收差分信号 `-`
18	GND	接地引脚	GND	接地引脚
19	HSOp(1)	Lane 1 发送差分信号 `+`	RSVD	`保留`
20	HSOn(1)	Lane 1 发送差分信号 `-`	GND	接地引脚
21	GND	接地引脚	HSIp(1)	Lane 1 接收差分信号 `+`
22	GND	接地引脚	HSIn(1)	Lane 1 接收差分信号 `-`
23	HSOp(2)	Lane 2 发送差分信号 `+`	GND	接地引脚
24	HSOn(2)	Lane 2 发送差分信号 `-`	GND	接地引脚
25	GND	接地引脚	HSIp(2)	Lane 2 接收差分信号 `+`
26	GND	接地引脚	HSIn(2)	Lane 2 接收差分信号 `-`
27	HSOp(3)	Lane 3 发送差分信号 `+`	GND	接地引脚
28	HSOn(3)	Lane 3 发送差分信号 `-`	GND	接地引脚
29	GND	接地引脚	HSIp(3)	Lane 3 接收差分信号 `+`
30	RSVD	`保留`	HSIn(3)	Lane 3 接收差分信号 `-`
31	PRSNT#2	热插拔检测 2（低电平有效）	GND	接地引脚
32	GND	接地引脚	RSVD	`保留`
33	HSOp(4)	Lane 4 发送差分信号 `+`	RSVD	`保留`
34	HSOn(4)	Lane 4 发送差分信号 `-`	GND	接地引脚
35	GND	接地引脚	HSIp(4)	Lane 4 接收差分信号 `+`
36	GND	接地引脚	HSIn(4)	Lane 4 接收差分信号 `-`
37	HSOp(5)	Lane 5 发送差分信号 `+`	GND	接地引脚
38	HSOn(5)	Lane 5 发送差分信号 `-`	GND	接地引脚
39	GND	接地引脚	HSIp(5)	Lane 5 接收差分信号 `+`
40	GND	接地引脚	HSIn(5)	Lane 5 接收差分信号 `-`
41	HSOp(6)	Lane 6 发送差分信号 `+`	GND	接地引脚
42	HSOn(6)	Lane 6 发送差分信号 `-`	GND	接地引脚
43	GND	接地引脚	HSIp(6)	Lane 6 接收差分信号 `+`
44	GND	接地引脚	HSIn(6)	Lane 6 接收差分信号 `-`
45	HSOp(7)	Lane 7 发送差分信号 `+`	GND	接地引脚
46	HSOn(7)	Lane 7 发送差分信号 `-`	GND	接地引脚
47	GND	接地引脚	HSIp(7)	Lane 7 接收差分信号 `+`
48	PRSNT#2	热插拔检测 2（低电平有效）	HSIn(7)	Lane 7 接收差分信号 `-`
49	GND	接地引脚	GND	接地引脚

PCIe x16 通道定义

十六个 Lane 通道的 x16金手指引脚定义，如下面表格所示：

引脚编号	B 侧引脚名称	功能描述	A 侧引脚名称	功能描述
1	+12v	`+12V` 电源	PRSNT#1	热插拔检测 1（低电平有效）
2	+12v	`+12V` 电源	+12v	`+12V` 电源
3	+12v	`+12V` 电源	+12v	`+12V` 电源
4	GND	接地引脚	GND	接地引脚
5	SMCLK	系统管理总线 SMBus 时钟	JTAG2	`TCK`（JTAG 时钟）
6	SMDAT	系统管理总线 SMBus 数据	JTAG3	`TDI`（JTAG 数据输入）
7	GND	接地引脚	JTAG4	`TDO`（JTAG 数据输出）
8	+3.3v	`+3.3V` 电源	JTAG5	`TMS`（JTAG 模式选择）
9	JTAG1	`TRST`（JTAG 复位）	+3.3v	`+3.3V` 电源
10	3.3Vaux	`3.3V` 辅助电源	+3.3v	`+3.3V` 电源
11	WAKE#	链接激活信号	PERST#	PCIe 复位信号
		【机械防呆缺口】
12	RSVD	`保留`	GND	接地引脚
13	GND	接地引脚	REFCLK+	`100 MHz` 差分参考时钟 `+`
14	HSOp(0)	Lane 0 发送差分信号 `+`	REFCLK-	`100 MHz` 差分参考时钟 `-`
15	HSOn(0)	Lane 0 发送差分信号 `-`	GND	接地引脚
16	GND	接地引脚	HSIp(0)	Lane 0 接收差分信号 `+`
17	PRSNT#2	热插拔检测 2（低电平有效）	HSIn(0)	Lane 0 接收差分信号 `-`
18	GND	接地引脚	GND	接地引脚
19	HSOp(1)	Lane 1 发送差分信号 `+`	RSVD	`保留`
20	HSOn(1)	Lane 1 发送差分信号 `-`	GND	接地引脚
21	GND	接地引脚	HSIp(1)	Lane 1 接收差分信号 `+`
22	GND	接地引脚	HSIn(1)	Lane 1 接收差分信号 `-`
23	HSOp(2)	Lane 2 发送差分信号 `+`	GND	接地引脚
24	HSOn(2)	Lane 2 发送差分信号 `-`	GND	接地引脚
25	GND	接地引脚	HSIp(2)	Lane 2 接收差分信号 `+`
26	GND	接地引脚	HSIn(2)	Lane 2 接收差分信号 `-`
27	HSOp(3)	Lane 3 发送差分信号 `+`	GND	接地引脚
28	HSOn(3)	Lane 3 发送差分信号 `-`	GND	接地引脚
29	GND	接地引脚	HSIp(3)	Lane 3 接收差分信号 `+`
30	RSVD	`保留`	HSIn(3)	Lane 3 接收差分信号 `-`
31	PRSNT#2	热插拔检测 2（低电平有效）	GND	接地引脚
32	GND	接地引脚	RSVD	`保留`
33	HSOp(4)	Lane 4 发送差分信号 `+`	RSVD	`保留`
34	HSOn(4)	Lane 4 发送差分信号 `-`	GND	接地引脚
35	GND	接地引脚	HSIp(4)	Lane 4 接收差分信号 `+`
36	GND	接地引脚	HSIn(4)	Lane 4 接收差分信号 `-`
37	HSOp(5)	Lane 5 发送差分信号 `+`	GND	接地引脚
38	HSOn(5)	Lane 5 发送差分信号 `-`	GND	接地引脚
39	GND	接地引脚	HSIp(5)	Lane 5 接收差分信号 `+`
40	GND	接地引脚	HSIn(5)	Lane 5 接收差分信号 `-`
41	HSOp(6)	Lane 6 发送差分信号 `+`	GND	接地引脚
42	HSOn(6)	Lane 6 发送差分信号 `-`	GND	接地引脚
43	GND	接地引脚	HSIp(6)	Lane 6 接收差分信号 `+`
44	GND	接地引脚	HSIn(6)	Lane 6 接收差分信号 `-`
45	HSOp(7)	Lane 7 发送差分信号 `+`	GND	接地引脚
46	HSOn(7)	Lane 7 发送差分信号 `-`	GND	接地引脚
47	GND	接地引脚	HSIp(7)	Lane 7 接收差分信号 `+`
48	PRSNT#2	热插拔检测 2（低电平有效）	HSIn(7)	Lane 7 接收差分信号 `-`
49	GND	接地引脚	GND	接地引脚
50	HSOp(8)	Lane 8 发送差分信号 `+`	RSVD	`保留`
51	HSOn(8)	Lane 8 发送差分信号 `-`	GND	接地引脚
52	GND	接地引脚	HSIp(8)	Lane 8 接收差分信号 `+`
53	GND	接地引脚	HSIn(8)	Lane 8 接收差分信号 `-`
54	HSOp(9)	Lane 9 发送差分信号 `+`	GND	接地引脚
55	HSOn(9)	Lane 9 发送差分信号 `-`	GND	接地引脚
56	GND	接地引脚	HSIp(9)	Lane 9 接收差分信号 `+`
57	GND	接地引脚	HSIn(9)	Lane 9 接收差分信号 `-`
58	HSOp(10)	Lane 10 发送差分信号 `+`	GND	接地引脚
59	HSOn(10)	Lane 10 发送差分信号 `-`	GND	接地引脚
60	GND	接地引脚	HSIp(10)	Lane 10 接收差分信号 `+`
61	GND	接地引脚	HSIn(10)	Lane 10 接收差分信号 `-`
62	HSOp(11)	Lane 11 发送差分信号 `+`	GND	接地引脚
63	HSOn(11)	Lane 11 发送差分信号 `-`	GND	接地引脚
64	GND	接地引脚	HSIp(11)	Lane 11 接收差分信号 `+`
65	GND	接地引脚	HSIn(11)	Lane 11 接收差分信号 `-`
66	HSOp(12)	Lane 12 发送差分信号 `+`	GND	接地引脚
67	HSOn(12)	Lane 12 发送差分信号 `-`	GND	接地引脚
68	GND	接地引脚	HSIp(12)	Lane 12 接收差分信号 `+`
69	GND	接地引脚	HSIn(12)	Lane 12 接收差分信号 `-`
70	HSOp(13)	Lane 13 发送差分信号 `+`	GND	接地引脚
71	HSOn(13)	Lane 13 发送差分信号 `-`	GND	接地引脚
72	GND	接地引脚	HSIp(13)	Lane 13 接收差分信号 `+`
73	GND	接地引脚	HSIn(13)	Lane 13 接收差分信号 `-`
74	HSOp(14)	Lane 14 发送差分信号 `+`	GND	接地引脚
75	HSOn(14)	Lane 14 发送差分信号 `-`	GND	接地引脚
76	GND	接地引脚	HSIp(14)	Lane 14 接收差分信号 `+`
77	GND	接地引脚	HSIn(14)	Lane 14 接收差分信号 `-`
78	HSOp(15)	Lane 15 发送差分信号 `+`	GND	接地引脚
79	HSOn(15)	Lane 15 发送差分信号 `-`	GND	接地引脚
80	GND	接地引脚	HSIp(15)	Lane 15 接收差分信号 `+`
81	PRSNT#2	热插拔检测 2（低电平有效）	HSIn(15)	Lane 15 接收差分信号 `-`
82	RSVD	`保留`	GND	接地引脚

PCB 布线规范

由于各个 PCIe 版本承载的信号频率不同，这里将每个版本对应的阻抗控制、等长约束、过孔数量、过孔残桩尺寸整理为如下表格，方便大家在进行 PCB Layout 的时候随手查阅：

PCIe 版本	阻抗控制要求	等长约束要求	过孔数量	过孔残桩尺寸
PCIe 1.0	差分信号 `100Ω ±10%`，单端信号`50Ω ±10%`	差分对内等长 `≤5mil`，通道 Lane组间无严格等长要求	`≤4个/对`	`≤30mil`
PCIe 2.0	差分信号 `100Ω ±8%`，单端信号`50Ω ±8%`	差分对内等长 `≤5mil`，通道 Lane组间等长 `≤20mil`	`≤4个/对`	`≤30mil`
PCIe 3.0	差分信号 `85Ω ±5%`，单端信号`50Ω ±5%`	差分对内等长 `≤3mil`，通道 Lane组间等长 `≤10mil`	`2~4个/对`	`≤16mil`
PCIe 4.0	差分信号 `85Ω ±5%`，单端信号`50Ω ±5%`	差分对内等长 `2~3mil`，通道Lane 组间等长 `5~10mil`	`2个/对`	`≤12mil`
PCIe 5.0	差分信号 `85Ω ±3%`，单端信号`50Ω ±3%`	差分对内等长 `1~2mil`，通道Lane 组间等长 `3~5mil`	`1~2个/对`	`≤10mil`
PCIe 6.0	差分信号 `85Ω ±2%`，单端信号`50Ω ±2%`	差分对内等长 `≤1mil`，通道 Lane组间等长 `≤3mil`	`1个/对`	`≤5mil`

在 PCIe 高频信号运行的时候，PCB 线路上的过孔残桩（Stub）会引入额外的寄生电容，导致阻抗跌落，信号出现严重反射，所以对于PCIe 4.0 及以上版本，建议采用背钻（BackDrill）工艺（需要控制残桩尺寸）。但是到了 PCIe 5.0/6.0版本，背钻工艺也已经无法满足要求，此时更加建议采用 HDI盲埋孔工艺，并且对过了进行填充电镀，从而彻底彻底消除过孔残桩的影响。

除此之外，PCIe 3.0 及以下版本可以使用普通FR4 玻纤板材，但是 PCIe 4.0版本就必须开始采用低介质损耗的 PCB 板材。如果是PCIe 5.0/6.0版本，就必须选用超低介质损耗的 PCB 板材。

注意：PRSNT1# 和 PRSNT2#这两个用热插拔检测的引脚的布线必须比其余信号线稍短，确保热插拔信号总是率先被系统捕获。

运算放大器 Op-Amp 基本应用与参数选型

2026-02-02T16:00:00.000Z

运算放大器（Op-Amp，OperationalAmplifier）是一种对信号具有放大功能的电路，实际使用时通常会与反馈网络配合起来使用。它能够对输入信号进行加、减、微分、积分等数学运算之后再进行输出，因而被广泛应用于信号处理、仪器仪表等领域。美国仙童（Fairchild）公司于1965 年先后推出了运算放大器芯片 μA702 和μA709，标志着运算放大电路进入了集成电路时代。该公司后于1968 年再次推出了极为经典的 μA741运算放大器芯片，至今仍然在被广泛应用。

伴随近些年运算放大器电路设计与制造技术的不断进步，各种类型的运放芯片百花齐放。例如：差动运放（放大两个输入信号的差值，并且抑制共模信号）、全差分运放（输入和输出都是差分信号）、仪表放大器（具有极高的共模抑制比与输入阻抗）、可变增益放大器VGA（增益由外部电压进行控制）、可编程增益放大器PGA（通过数字信号控制运放增益）、隔离放大器（输入端与输出端之间存在电容、电感、光电等方式的电气隔离）、轨到轨运放（输入和输出电压可以接近电源电压的范围）、电流检测放大器（通过检测采样电阻两端的微小电压差实现，并且能够工作在远高于自身电源幅值的共模电压场景）、跨导放大器（用于将电压输入转换为电流输出）、跨阻放大器（用于将电流输入转换为电压输出）、精密运算放大器(输入失调电压$V_{OS}<1mV$)。

输入比较器

标准运算放大器（Op Amp，OperationalAmplifier）是一个双输入单输出的集成电路元器件，其电路原理图符号标记正号 + 的是同相输入端$V_P$（输入信号与输出信号相位相同），而标记负号- 的是反相输入端 $V_N$（输入信号与输出信号相位相反），输出端则使用$V_O$ 进行表示：

运算放大器的开环增益（Open-LoopGain）是指在没有接入任何反馈环路的情况下，输入端信号 $V_N$ 和 $V_P$ 与输出端信号 $V_O$之间的增益关系，它们之间遵循着如下的计算关系：

\[(同相输入端 V_P - 反相输入端 V_N) \times 开环增益 = 输出端 V_O\]

标准运算放大器需要单独的电源进行供电，主要划分双电源和单电源两种供电形式，对于双电源供电运放，其输出可以在零电压两侧进行变化。而采用单电源供电的运放，其输出只会在电源正极与地之间的某个范围内进行变化。运算放大器电源电压范围的上下限也被称作电源轨（Rail），由于运放的输出电压在接近电源轨时会发生饱和现象，所以该参数决定着运放输出电压幅值的上下限，具体关系可以参照下面的列表：

当 同相输入端 $V_P$ 减去 反相输入端$V_N$为正值，那么其输出端 $V_O$约等于电源轨电压的上限值；
当 同相输入端 $V_P$ 减去 反相输入端$V_N$为负值，那么其输出端 $V_O$约等于电源轨电压的下限值；

注意：换而言之，虽然标准运算放大器的开环增益非常大，但是其输出的上下限值依然受到当前电源轨的约束。

例如，当 同相输入端 $V_P= 1.8V$，反相输入端 $V_N =1.5V$，则运放的输出端 $V_O = 12V$：

反之，如果 同相输入端 $V_P = 1.5V$，反相输入端$V_N = 1.8V$的时候，那么运算放大器的输出端电压 $V_O =0V$：

运算放大器这种开环的使用方式，相当于是在对两个输入端的电压进行比较，因而被称作输入比较器。

电压跟随器

如果直接把运算放大器的输出端 $V_O$ 与反相输入端 $V_N$连接在一起，实时的将输出结果反馈至反相输入端，进而形成动态的负反馈（NegativeFeedback）网络：

如果这种反馈速度非常迅速（也就是形成了深度负反馈），最终就会使得输出端$V_O$无限接近于同相输入端 $V_P$ 的值，形成类似 $V_N = V_P = V_O$的关系，这种带有负反馈的运算放大器接法被称作电压跟随器。当运算放大器加入负反馈机制之后，随之会引入虚短和虚断两个非常重要的概念：

虚断：运算放大器输入端的输入阻抗被设计成了无穷大，导致几乎不会有电流进入到输入端（仅仅只感测电压），类似于电流通路被断开。

虚短：在形成深度负反馈之后，同相输入端$V_P$ 与反相输入端$V_N$两端的电压相等，类似于两端电压是被短路在一起的。

同相/反相放大器

同相和反相放大器属于运算放大器比较基本的配置方式，两者主要区别在于输入端的连接方式，以及输入信号与输出信号之间的相位关系：

同相放大器：增益为正+，输出信号与输入信号同相，其输入信号连接到运算放大器的同相输入端，反馈网络连接到反相输入端；
反相放大器：增益为负-，输出信号与输入信号反相（存在 180°相位差），其输入信号和反馈网络都连接到运算放大器的反相输入端，而同相输入端直接连接到地。

同相放大器

接下来，讨论下面这个同相放大器的连接方法，其最显著的特点是反相输入端与输出端通过电阻网络（电阻$R_2$通常被称作反馈[Feedback]电阻 $R_F$，而 $R_1$则被称作增益[Gain]电阻 $R_G$）连接在一起，从而形成了深度负反馈：

由于运算放大器虚短的存在，其同相输入端$V_P$ 与反相输入端$V_N$两端的电压相等，作用效果类似于这两端直接被连接在一起：

同时又由于虚断的存在，其反相输入端的输入阻抗无穷大，效果类似于连接断开，因此可以将运算放大器的输出端$V_O$ 与电阻 $R_1$ 和 $R_2$ 等效为一个串联回路：

综合上述分析，基于欧姆定律 $I = \frac{U}{R}$以及串联电阻 $R_1$与 $R_2$上通过的电流相等，可以得到下面的数学推导过程：

\[I = \frac{U}{R}\implies\frac{V_{I} - 0}{R_1} = \frac{V_{O} - V_{I}}{R_2}\impliesV_O = V_I \times (1 + \frac{R_2}{R_1})\]

根据上面的推导结果，如果电阻 $R_1$ 和 $R_2$ 的阻值均为1kΩ，那么输出电压 $V_O$ 将会是输入电压 $V_I$ 的两倍关系：

\[V_O = V_I \times (1 + \frac{1kΩ}{1kΩ})= V_I \times 2\]

由此可见，通过反馈回路上串联的两颗电阻值，就可以调节运算放大器的增益（但是依然会受到电源轨上下限值的约束）。

反相放大器

接下来，继续讨论下图所示反相放大器的连接配置方法，以及输入端和输出端之间的数学关系：

同样基于运算放大器的虚短和虚断现象，以及欧姆定律$I = \frac{U}{R}$和串联电阻 $R_1$ 和$R_2$上经过的电流相同等条件，就可以得到如下的推导过程：

\[I = \frac{U}{R}\implies\frac{0-V_I}{R_1} = \frac{V_O - 0}{R_2}\impliesV_O = V_I \times - \frac{R_2}{R_1}\]

根据上述推导关系，如果电阻 $R_1$ 和 $R_2$ 的阻值均等于1kΩ，那么输出电压 $V_O$ 将会与输入电压 $V_I$ 呈现出反相的关系：

\[V_O = V_I \times (- \frac{1kΩ}{1kΩ})= V_I \times -1\]

注意：反相放大器的电源轨分别接入的是正电源和负电源，这是因为其输出信号反相，信号的幅值就会低于0V。

静态选型参数

静态参数	英文名称	功能描述
输入失调电压 $V_{OS}$	`Offset Voltage`	该参数是由于运放内部晶体管在生产制造时的不对称性，导致开环使用时能够使其输出端呈现为`0V`，因而需要施加在两个输入端之间的差分补偿电压，该参数越小越好。
输入失调电压漂移 $dV_{OS}/dT$	`Offset Voltage Drift`	用于表征环境温度每变化`1°C`，运算放大器的输入失调电压 $V_{OS}$ 对应的变化量，即 $V_{OS}$ 随环境温度进行变化的特性，通常使用`µV/°C` 或 `mV/°C`作为计量单位，该参数越小越好。
输入偏置电流 $I_B$	`Input Bias Current`	运算放大器正常工作时，其输入端流入或者流出的电流（该参数源于运放内部的晶体管，需要维持一定电流才能确保其处于合适的工作点），该参数越小越好。
输入失调电流 $I_{OS}$	`Input Offset Current`	用于描述运算放大器正常工作时，两个输入端的输入偏置电流$Ib$之间产生的差值，该参数越小越好。
输入电压范围	`Input Voltage Range`	确保运算放大器正常工作，且满足数据手册性能指标的前提下，其最大的输入电压范围。该参数通常被更为具象的共模输入电压范围（两个输入端电压的平均值）和差模输入电压范围（两个输入端电压的差值）两个参数来进行表征，该参数越大越好。
输出电压范围	`Output Voltage Swing`	运算放大器能够输出的最大和最小电压范围值，通常采用其与正负电源轨的压差来进行表示（轨到轨运放的输出电压接近电源轨，非轨到轨运放的输出电压与电源轨存在明显压降），该参数越大越好。

动态选型参数

动态参数	英文名称	功能描述
开环增益 $A_{OL}$	`Open Loop Gain`	用于描述运算放大器没有反馈网络的情况下，对于两个输入端之间的电压差进行放大和增益的能力，通常以具体的增益倍数或者分贝`dB` 进行表示，该参数越大越好。
共模抑制比 $CMRR$	`Common Mode Rejection Ratio`	用于表征运算放大器抑制共模信号干扰的能力，单位为`dB`分贝。理想情况下运放只会放大差模信号（即两个输入端之间的压差），但由于内部电路的非理想特性，导致一些共模信号也随之被放大。该参数等于差模电压增益（差模输入信号与输出的关系）与共模电压增益（共模输入信号与输出的关系）的比值$20\log(\frac{A_d}{A_c})$，该参数越大越好。
电源电压抑制比 $PSRR$	`Power Supply Rejection Ratio`	用于表征运放抵制电源电压波动被耦合到输出的能力，即抑制电源电压波动或者纹波的能力，其值等于$\frac{电源电压变化量 \Delta V_S}{\Delta电源电压变化引发的输入失调电压变化量V_{io}}$，该参数值越大抗干扰能力就越强，该参数越大越好
压摆率 $SR$	`Slew Rate`	用于表征运放输出电压能够达到的最大变化速率，即运放相对于时间的最大瞬时变化率$\vert \frac{输出电压 dV_{out}}{时间 dt}\vert_{max}$，该参数通常使用 `V/µs` 或者`V/ms` 作为单位，该参数越大越好。
建立时间 $t_S$	`Settling Time`	表达的是将运放配置为指定增益（通常为`1`），从开始输入阶跃信号到输出进入指定误差范围（例如`±0.1%`、`±0.01%`、`±0.001%`）所需要的总时间，该参数越小越好。
相位裕度 $\varphi_m$	`Phase Margin`	开环增益下降到 `1` 或者 `0dB`时，开环相移值减去 `-180°` 得到的差值，即开环增益为`1`的时候，运放还能够容忍多大的相移而不会发生自激振荡，该参数越大越好。
增益裕度 $GM$	`Gain Margin`	表示运算放大器在开环相移达到 `-180°`的时候，距离自激振荡（开环增益为 `1` 或者`0dB`）还存在多少增益余量，该参数越大越好。
总谐波失真+噪声 $THD+N$	`Total Harmonic Distortion + Noise`	衡量运算放大器输出信号纯净度的综合指标，给运放输入一个精确的固定频率正弦波，输出当中除了输入频率的基波之外，还会产生n次谐波分量，这些谐波分量的功率总和的有效值和与基波功率的比值$\frac{\sqrt{V_{2次谐波}^2 + V_{3次谐波}^3 +... + V_{n次谐波}^2 + V_{噪声}^2}}{V_{基波}}$就是总谐波失真，通常使用百分数 `%` 或者 `dB`作为单位进行表示，该参数越小越好。
热阻 $R_{\theta JA}$	`Thermal Resistance`	用于衡量运算放大器的散热能力，运放每消耗 `1W`功率，内部结温 $T_J$相对于环境温度 $T_A$ 升高的值（单位为`°C/W`），即 $结温 T_J = 环境温度T_A + 运放消耗的功率 P_D \times 热阻 R_{\thetaJA}$，该参数值越小，运放的散热就会越好，该参数越小越好。

动态带宽参数

动态带宽参数	英文名称	功能描述
单位增益带宽 $UGBW$	`Unity Gain Bandwidth`	当输入信号的频率高于该参数时，运算放大器的开环增益将会小于`1`，即此时不再具备放大能力，该参数越大越好。
增益带宽积 $GBW$	`Gain Bandwidth Product`	运算放大器的开环增益 $A_{OL}$（即放大倍数）与其频率$f$的乘积，在某个特定频率范围之内会近似为一个常数（例如频率提高`10` 倍，开环增益降低 `0.1`倍，其乘积就是一个常数），该常数就是增益带宽积，该参数越大越好。
闭环 -3dB 带宽	`Closed-Loop -3dB Bandwidth`	指运算放大器增益下降到 `-3dB`时刻（半功率点）的带宽，该参数决定了运放电路能够处理的最大频率范围，超出该范围的信号将会发生衰减，该参数越大越好。
满功率带宽 $FPBW$	`Full Power Bandwidth`	运放在该参数频率范围之内，能够实现满幅度输出（即输出不会发生衰减），因而也被称作满幅带宽，其值等于$\frac{压摆率 SR}{2 \pi \cdot 峰值输出电压V_{max}}$，单位为赫兹`Hz`，该参数越大越好。

电子学单位分贝 dB 数学推导与速查表

2026-01-17T16:00:00.000Z

分贝（dB，Decibel[ˈdesɪbel]）是一个用于衡量声压等级、信号功率强度的对数无量纲单位，该单位来源于美国的电话发明家贝尔Alexander Graham Bell的名字，是从贝尔（B，Bel）这个单位衍生而来（一贝尔等于十分贝$1Bel =10dB$），其最初被用于贝尔实验室长途电话线路损耗的计量，从而解决线性度量单位无法描述超过$10^{14}$数量级的信号强度问题，而后成为声学、电子、通信等领域的通用计量单位。

分贝并不是一个线性的绝对数值单位，其反映的是两个相同单位物理量的比值，在取对数之后分别再乘以10（功率类参数，例如声音功率、电功率）或者20（场量类参数，声压、电压、电流、场强），其反映的是一个相对的数量级，而非一个绝对的数值。总而言之，由于分贝采用了对数$y = \log_a x$来作为单位的标度，因为而能够极大的压缩数值范围并且简化计算，同时也更加适配人类听觉以及信号传输的非线性感知特性。

声学当中的分贝

最常见的以分贝 dB作为单位的声学参数是声压级（SPL，SoundPressureLevel），该参数能够压缩人耳所能感知的巨大动态范围，并且匹配人耳对声音强度的非线性感知特性，其计算公式如下面所示：

\[SPL_{dB} = 20 \cdot \log_{10} \left(\frac{P_{实际声压}}{P_{人类听觉下限参考声压}} \right)\]

注意：人类听觉下限的参考声压通常为20 μPa，即健康人耳在 1 kHz频率声音下的听觉阈值。

功率比分贝公式

使用分贝 dB作为单位，可以将两个相同物理量的比值，转换为一个对数尺度上的值（通过压缩数值表达的动态范围，从而便于表达和计算），电子学当中可以使用该单位来表达功率、电压、电流、增益、衰减等参数，但是其原始定义主要是以功率比值来作为基准：

\[\text{dB} = 10 \cdot \log_{10} \left( \frac{功率值 P_2}{功率值 P_1}\right)\]

注意：上述方程当中的功率值 $P_2$称为被测物理量，而功率值 $P_1$则被称作参考基准值。

复习对数函数的知识

在进一步介绍分贝单位的知识之前，先来温习一些初等代数的知识。初中课本当中将指数函数定义为如下的公式（其中$x$ 是自变量，$a$ 是底数），该函数的定义域 $x \in R$，而值域 $y >0$：

\[y = a^x \quad (a > 0, \, a \neq 1)\]

上述这个指数函数，可以在转换形式之后，被定义为对数函数的形式，也就是数$y$ 被称作是以 $a$ 作为底的 $x$的对数。此时，这个对数函数的 定义域$x > 0$，而值域$y \in R$：

\[a^y = x（a>0, a\neq 1)\impliesy = \log_a x\]

上述的指数函数和对数函数互为反函数，它们在平面直角坐标系的图像关于直线$y = x$ 对称。换而言之，当 $a>0, a\neq 1$的时候，指数函数和对数函数可以相互进行转化：

\[a^y = x \Longleftrightarrow y = \log_a x\]

常用对数（CommonLogarithm）是以数字 10 作为底的对数 $\log_{10} x$，可以简写为 $\lg x$：

\[\log_{10} x\implies\lg x\]

自然对数（NaturalLogarithm）则是以自然常数 $e≈2.718281828$ 作为底数的对数：

\[\log_e x\implies\ln x\]

建立功率与电压和电流的关系

根据欧姆定律 $I =\frac{V}{R}$ 以及功率计算公式 $P = I \cdotV$，可以分别得到功率 $P$ 分别与电压 $V$ 以及电流 $I$ 之间的换算关系：

\[\begin{cases}I = \frac{V}{R} \\P = I \cdot V\end{cases}\implies\begin{cases}P = \frac{V^2}{R} \\P = I^2 \cdot R\end{cases}\]

推导电压分贝公式

假设当前存在两个不同的电压 $V_2$ 和 $V_1$分别作用在相同的负载电阻 $R$ 上面，则可以推导出：

当负载电阻 $R$相同，并且电压等于 $V_1$ 时，此时功率的值等于$P_1 = \frac{V_1^2}{R}$；
当负载电阻 $R$相同，并且电压等于 $V_2$ 时，此时功率的值等于$P_2 = \frac{V_2^2}{R}$；

根据上述关系，进而就可以计算出 $P_2$ 和 $P_1$ 两个功率的比值：

\[\frac{P_2}{P_1} = \frac{\frac{V_2^2}{R}}{\frac{V_1^2}{R}} =\frac{V_2^2}{R} \times \frac{R}{V_1^2} = \frac{V_2^2}{V_1^2} = \left(\frac{V_2}{V_1} \right)^2\]

可以发现公式当中的负载电阻 $R$被省略，说明只要两个电路的负载电阻相等，它们功率的比值就等于电压比值的平方。接下来，将这个功率的比值$\frac{P_2}{P_1} =(\frac{V_2}{V_1})^2$，代入到上述功率分贝的定义 $10 \log_{10}(\frac{P_2}{P_1})$ 当中：

\[\text{dB} = 10 \log*{10} \left( \frac{P_2}{P_1} \right) = 10 \log*{10}\left( \left( \frac{V_2}{V_1} \right)^2 \right)\]

使用对数的运算法则 $\log_b (x^y) = y\log_b (x)$进行化简，就可以推导出电压增益分贝的计算公式：

\[\text{dB} = 10 \times \left[ \log_{10} \left( \left( \frac{V_2}{V_1}\right)^2 \right) \right] = 10 \times \left[ 2 \times \log_{10} \left(\frac{V_2}{V_1} \right) \right] = 20 \log_{10} \left( \frac{V_2}{V_1}\right)\]

推导电流分贝公式

类似于前面电压增益分贝公式的推导过程，假设当前存在两个不同的电流$I_2$ 和 $I_1$分别通过相同的负载电阻 $R$ 可以推导出：

当电流 $I_1$通过相同的负载电阻 $R$ 时，功率的值等于 $P_1 = I_1^2 R$；
当电流 $I_2$通过相同的负载电阻 $R$ 时，功率的值等于 $P_2 = I_2^2 R$；

根据上述关系，进而就可以计算出 $P_2$ 和 $P_1$ 两个功率的比值：

\[\frac{P_2}{P_1} = \frac{I_2^2 R}{I_1^2 R} = \frac{I_2^2}{I_1^2} = \left(\frac{I_2}{I_1} \right)^2\]

同样可以发现公式当中的负载电阻 $R$被略去，说明只要两个电路的负载电阻相等，它们功率的比值就等于电流比值的平方。接下来，依然将这个功率的比值$\frac{P_2}{P_1} =(\frac{I_2}{I_1})^2$，代入到上述功率分贝的定义 $10 \log_{10}(\frac{P_2}{P_1})$ 当中：

\[\text{dB} = 10 \log*{10} \left( \frac{P_2}{P_1} \right) = 10 \log*{10}\left( \left( \frac{I_2}{I_1} \right)^2 \right)\]

使用对数的运算法则 $\log_b (x^y) = y\log_b (x)$进行化简，就可以推导出电流增益分贝的计算公式：

\[\text{dB} = 10 \times \left[ \log_{10} \left( \left( \frac{I_2}{I_1}\right)^2 \right) \right] = 10 \times \left[ 2 \times \log_{10} \left(\frac{I_2}{I_1} \right) \right] = 20 \log_{10} \left( \frac{I_2}{I_1}\right)\]

电子学分贝单位的总结

综上所诉，功率类的比值全部使用 $10 \cdot log_{10}()$作为对数分贝公式，而在相同负载电阻$R$ 的前提下，涉及 电压与 电流 等幅值类参数的平方关系比值，则使用$20 \cdot log_{10}()$作为对数分贝公式：

物理量	关系公式	分贝公式
功率 $P$	$P =VI$	$10\log_{10}(\frac{P_2}{P_1})$
电压 $V$	$P = V^2 /R$	$20\log_{10}(\frac{V_2}{V_1})$
电流 $I$	$P = I^2R$	$20\log_{10}(\frac{I_2}{I_1})$

常用分贝值速查表

本节内容的表格总结了 0 ~ ±100dB常用分贝值之间的换算关系。

正分贝值 `0 ~ +100dB`速查表

分贝 dB	功率类	幅值类	分贝 dB	功率类	幅值类	分贝 dB	功率类	幅值类
+0	1	1	+21	125.8925412	11.22018454	+61	1258925.412	1122.018454
+0.1	1.023292992	1.011579454	+22	158.4893192	12.58925412	+62	1584893.192	1258.925412
+0.2	1.047128548	1.023292992	+23	199.5262315	14.12537545	+63	1995262.315	1412.537545
+0.3	1.071519305	1.035142167	+24	251.1886432	15.84893192	+64	2511886.432	1584.893192
+0.4	1.046478196	1.047128548	+25	316.227766	17.7827941	+65	3162277.66	1778.27941
+0.5	1.122018454	1.059253725	+26	398.1071706	19.95262315	+66	3981071.706	1995.262315
+0.6	1.148153621	1.071519305	+27	501.1872336	22.38721139	+67	5011872.336	2238.721139
+0.7	1.174897555	1.803926914	+28	630.9573445	25.11886432	+68	6309573.445	2511.886432
+0.8	1.202264435	1.096478196	+29	794.3282347	28.18382931	+69	7943282.347	2818.382931
+0.9	1.230268771	1.109174815	+30	1000	31.6227766	+70	10000000	3162.27766
+1	1.258925412	1.122018454	+31	1258.925412	35.48133892	+71	12589254.12	3548.133892
+1.5	1.412537545	1.188502227	+32	1584.893192	39.81071706	+72	15848931.92	3981.071706
+2	1.584893192	1.258925412	+33	1995.262315	44.66835922	+73	19952623.15	4466.835922
+2.5	1.77827941	1.333521432	+34	2511.886432	50.11872336	+74	25118864.32	5011.872336
+3	1.995262315	1.412537545	+35	3162.27766	56.23413252	+75	31622776.6	5623.413252
+3.5	2.238721139	1.496235656	+36	3981.071706	63.09573445	+76	39810717.06	6309.573445
+4	2.511886432	1.584893192	+37	5011.872336	70.79457844	+77	50118723.36	7079.457844
+4.5	2.819838293	1.678804018	+38	6309.573445	79.43282347	+78	63095734.45	7943.282347
+5	3.16227766	1.77827941	+39	7943.282347	89.12509381	+79	79432823.47	8912.509381
+5.5	3.548133829	1.883649089	+40	10000	100	+80	100000000	10000
+6	3.981071706	1.995262315	+41	12589.25412	112.2018454	+81	125892541.2	11220.18454
+6.5	4.466835922	2.11348904	+42	15848.93192	125.8925412	+82	158489319.2	12589.25412
+7	5.011872336	2.238721139	+43	19952.62315	141.2537545	+83	199526231.5	14125.37545
+7.5	5.623413252	2.371373706	+44	25118.86432	158.4893192	+84	251188643.2	15848.93192
+8	6.309573445	2.511886432	+45	31622.7766	177.827941	+85	316227766	17782.7941
+8.5	7.079497844	2.66072506	+46	39810.71706	199.5262315	+86	398107170.6	19952.62315
+9	7.943282347	2.818382931	+47	50118.72336	223.8721139	+87	501187233.6	22387.21139
+9.5	8.912509381	2.985382619	+48	63095.73445	251.1886432	+88	630957344.5	25118.86432
+10	10	3.16227766	+49	79432.82347	281.8382931	+89	794328234.7	28183.82931
+11	12.58925412	3.548133892	+50	100000	316.227766	+90	1000000000	31622.7766
+12	15.84893192	3.981071706	+51	125892.5412	354.8133892	+91	1258925412	35481.33892
+13	19.95262315	4.466835922	+52	158489.3192	398.1071706	+92	1584893192	39810.71706
+14	25.11886432	5.011872336	+53	199526.2315	446.6835922	+93	1995262315	44668.35922
+15	31.6227766	5.623413252	+54	251188.6432	501.1872336	+94	2511886432	50118.72336
+16	39.81071706	6.309573445	+55	316227.766	562.3413252	+95	3162277660	56234.13252
+17	50.11872336	7.079457844	+56	398107.1706	630.9573445	+96	3981071706	63095.73445
+18	63.09573445	7.943282347	+57	501187.2336	707.9457844	+97	5011872336	70794.57844
+19	79.43282347	8.912509381	+58	630957.3445	794.3282347	+98	6309573445	79432.82347
+20	100	10	+59	794328.2347	891.2509381	+99	7943282347	89125.09381
-	-	-	+60	1000000	1000	+100	10000000000	100000

负分贝值 `0 ~ -100dB`速查表

分贝 dB	功率类	幅值类	分贝 dB	功率类	幅值类	分贝 dB	功率类	幅值类
0	1	1	-21	0.007943282	0.089125094	-61	7.94328E-07	0.000891251
-0.1	0.977237221	0.988553095	-22	0.006309573	0.079432823	-62	6.30957E-07	0.000794328
-0.2	0.954992586	0.977237221	-23	0.005011872	0.070794578	-63	5.01187E-07	0.000707946
-0.3	0.933254301	0.966050879	-24	0.003981072	0.063095734	-64	3.98107E-07	0.000630957
-0.4	0.912010839	0.954992586	-25	0.003162278	0.056234133	-65	3.16228E-07	0.000562341
-0.5	0.891250938	0.944060876	-26	0.002511886	0.050118723	-66	2.51189E-07	0.000501187
-0.6	0.87096359	0.933254301	-27	0.001995262	0.044668359	-67	1.99526E-07	0.000446684
-0.7	0.851138038	0.922571427	-28	0.001584893	0.039810717	-68	1.58489E-07	0.000398107
-0.8	0.831763771	0.912010839	-29	0.001258925	0.035481339	-69	1.25893E-07	0.000354813
-0.9	0.812830516	0.901571138	-30	0.001	0.031622777	-70	0.0000001	0.000316228
-1	0.794328235	0.891250938	-31	0.000794328	0.028183829	-71	7.94328E-08	0.000281838
-1.5	0.707945784	0.841385142	-32	0.000630957	0.025118864	-72	6.30957E-08	0.000251189
-2	0.630957344	0.794328235	-33	0.000501187	0.022387211	-73	5.01187E-08	0.000223872
-2.5	0.562341325	0.749894209	-34	0.000398107	0.019952623	-74	3.98107E-08	0.000199526
-3	0.501187234	0.707945784	-35	0.000316228	0.017782794	-75	3.16228E-08	0.000177828
-3.5	0.446683592	0.668343918	-36	0.000251189	0.015848932	-76	2.51189E-08	0.000158489
-4	0.398107171	0.630957344	-37	0.000199526	0.014125375	-77	1.99526E-08	0.000141254
-4.5	0.354813389	0.595662144	-38	0.000158489	0.012589254	-78	1.58489E-08	0.000125893
-5	0.316227766	0.562341325	-39	0.000125893	0.011220185	-79	1.25893E-08	0.000112202
-5.5	0.281838293	0.530884444	-40	0.0001	0.01	-80	0.00000001	0.0001
-6	0.251188643	0.501187234	-41	7.94328E-05	0.008912509	-81	7.94328E-09	8.91251E-05
-6.5	0.223872114	0.473151259	-42	6.30957E-05	0.007943282	-82	6.30957E-09	7.94328E-05
-7	0.199526231	0.446683592	-43	5.01187E-05	0.007079458	-83	5.01187E-09	7.07946E-05
-7.5	0.177827941	0.421696503	-44	3.98107E-05	0.006309573	-84	3.98107E-09	6.30957E-05
-8	0.158489319	0.398107171	-45	3.16228E-05	0.005623413	-85	3.16228E-09	5.62341E-05
-8.5	0.141253754	0.375837404	-46	2.51189E-05	0.005011872	-86	2.51189E-09	5.01187E-05
-9	0.125892541	0.354813389	-47	1.99526E-05	0.004466836	-87	1.99526E-09	4.46684E-05
-9.5	0.112201845	0.334965439	-48	1.58489E-05	0.003981072	-88	1.58489E-09	3.98107E-05
-10	0.1	0.316227766	-49	1.25893E-05	0.003548134	-89	1.25893E-09	3.54813E-05
-11	0.079432823	0.281838293	-50	0.00001	0.003162278	-90	0.000000001	3.16228E-05
-12	0.063095734	0.251188643	-51	7.94328E-06	0.002818383	-91	7.94328E-10	2.81838E-05
-13	0.050118723	0.223872114	-52	6.30957E-06	0.002511886	-92	6.30957E-10	2.51189E-05
-14	0.039810717	0.199526231	-53	5.01187E-06	0.002238721	-93	5.01187E-10	2.23872E-05
-15	0.031622777	0.177827941	-54	3.98107E-06	0.001995262	-94	3.98107E-10	1.99526E-05
-16	0.025118864	0.158489319	-55	3.16228E-06	0.001778279	-95	3.16228E-10	1.77828E-05
-17	0.019952623	0.141253754	-56	2.51189E-06	0.001584893	-96	2.51189E-10	1.58489E-05
-18	0.015848932	0.125892541	-57	1.99526E-06	0.001412538	-97	1.99526E-10	1.41254E-05
-19	0.012589254	0.112201845	-58	1.58489E-06	0.001258925	-98	1.58489E-10	1.25893E-05
-20	0.01	0.1	-59	1.25893E-06	0.001122018	-99	1.25893E-10	1.12202E-05
-	-	-	-60	0.000001	0.001	-100	1E-10	0.00001

分贝衍生的单位

除此之外，电子学当中还会经常使用到dBm、dBW、dBu、dBV等绝对分贝单位（固定的参考基准值），它们都是对数分贝的衍生单位，核心区别在于参考基准不同，其中dBm 和 dBW 用于表征功率，而dBu 和 dBV用于表征电压，具体请参考下面两个表格：

功率绝对分贝单位	表征对象	参考基准值	核心公式
`dBm`	功率（`分贝毫瓦`）	使用 $P_{ref}=1\ \text{mW}$作为功率基准	$P(\text{dBm}) =10\log\left(\frac{P(\text{mW})}{P_{ref}}\right) =10\log\left(\frac{P(\text{mW})}{1}\right)$
`dBW`	功率（`分贝瓦`）	使用 $P_{ref}=1\ \text{W}$作为功率基准	$P(\text{dBW}) =10\log\left(\frac{P(\text{W})}{P_{ref}}\right) =10\log\left(\frac{P(\text{W})}{1}\right)$

电压绝对分贝单位	表征对象	参考基准值	核心公式
`dBu`	电压（`分贝伏`）	使用 $U_{ref}=0.775\ \text{V}$作为电压基准	$U(\text{dBu}) =20\log\left(\frac{U(\text{V})}{U_{ref}}\right) =20\log\left(\frac{U(\text{V})}{0.775}\right)$
`dBV`	电压（`分贝伏`）	使用 $U_{ref}=1\ \text{V}$作为电压基准	$U(\text{dBV}) =20\log\left(\frac{U(\text{V})}{U_{ref}}\right) =20\log\left(\frac{U(\text{V})}{1}\right)$

功率单位 dBm/W 转换速查表

下面的表格展示了常用分贝毫瓦 dBm值及其瓦/毫瓦 mW/W单位的对照关系：

分贝毫瓦 dBm	毫瓦 mW	分贝毫瓦 dBm	瓦 W	分贝毫瓦 dBm	瓦 W	分贝毫瓦 dBm	瓦 W
-20	0.010	+1	1.25	+21	0.120	+41	12.6
-19	0.012	+2	1.58	+22	0.159	+42	15.8
-18	0.016	+3	2.00	+23	0.200	+43	20.0
-17	0.020	+4	2.51	+24	0.251	+44	25.1
-16	0.025	+5	3.16	+25	0.316	+45	31.6
-15	0.032	+6	3.98	+26	0.398	+46	39.8
-14	0.040	+7	5.01	+27	0.501	+47	50.1
-13	0.050	+8	6.30	+28	0.631	+48	68.1
-12	0.063	+9	7.94	+29	0.794	+49	79.4
-11	0.079	+10	10.0	+30	1.00	+50	100
-10	0.100	+11	12.6	+31	1.26	+51	126
-9	0.130	+12	15.8	+32	1.59	+52	158
-8	0.160	+13	19.9	+33	2.00	+53	200
-7	0.200	+14	25.1	+34	2.55	+54	251
-6	0.250	+15	31.6	+35	3.16	+55	316
-5	0.316	+16	39.8	+36	3.98	+56	398
-4	0.398	+17	50.1	+37	5.01	+57	501
-3	0.501	+18	63.1	+38	6.31	+58	631
-2	0.630	+19	79.4	+39	7.94	+59	794
-1	0.794	+20	100	+40	10.0	+60	1000
0	1.00	-	-	-	-	-	-

IEEE1394 FireWire 火线接口物理层硬件设计

2025-11-21T16:00:00.000Z

IEEE1394是一种高速实时串行通信总线标准。最早由美国苹果公司推出，被称作火线（FireWire）接口，相关专利主要由美国的苹果（Apple）、德州仪器（TI）和日本的索尼（SONY）、松下（Panasonic）、东芝（Toshiba）、日立（HITACHI）、佳能（Canon），韩国的乐金（LG）以及欧洲的飞利浦（Philips）、意法半导体（ST）等商业公司持有。但是进入到2011 年之后，苹果公司开始引入更加快速的 Thunderbolt接口来取代 FireWire 标准，并于 2015年之后逐渐过度到符合 USB 3.1 规范的 USBType-C 接口，目前在消费类电子领域已经比较少使用该接口标准。

然而得益于 IEEE1394b简单的线束结构，该协议的应用也从消费类电子领域，扩展到航空航天领域。美国汽车工程师协会（SAE，Societyof Automotive Engineers）基于 IEEE1394b规范，增加了通信的确定性（包括网络拓扑预分配、强制根节点、带宽预分配、帧开始数据包同步、异步流数据包、静态分配通道号）和可靠性（纵向奇偶校验、健康状态字、心跳字、控制计算机分支状态字）相关的约束，进一步制定出了适用于航空航天领域的《SAEAS5643B-2016》标准。

IEEE1394 标准演进历史

相比较于同时期的 USB1.1接口标准，IEEE1394a标准在数据传输速率上占据着绝对优势，但是当 USB2.0标准推出之后，IEEE1394a接口在传输速度上的优势就不再明显；而后续传输速率高达 5Gbps以上的 USB3.0 接口标准的出现，使得IEEE1394规范的后续版本在速度和成本上处于劣势，因而逐渐在消费级市场处于被边缘化的地位：

IEEE 1394-1995（FireWire400）：采用半双工传输，在不同的传输模式S100/200/400 下面，其理想传输速率分别可以达到100/200/400 Mbit/s。传输线缆最长可以达到 4.5 米，并使用6 针 阿尔法（Alpha）连接器。
IEEE 1394a-2000（改进 FireWire400）：澄清和改进了原始规范，增加了异步流、更快的总线重配置、数据包串接、省电暂停模式。最大优点在于其允许总线加速仲裁周期提高效率，并且支持仲裁短总线复位（ArbitratedShort BusReset），可以在添加或者移除节点时降低传输速率。同时该标准还吸纳了日本索尼（SONY）公司定义的i.LINK 四芯连接器（不包含电源连接）。
IEEE 1394b-2002（FireWire800）：引入了全新的 8b/10b 编码方案，允许设备以800 Mbit/s速率全双工运行，并采用了九芯的贝塔（Beta）连接器（无法向下兼容）。
IEEE 1394c-2006（FireWireS800T）：允许通过以太网 RJ45 连接器提供高达800 Mbit/s 的传输速率。
IEEE 1394c-2008（FireWireS1600/S3200）：该标准可以让九芯贝塔（Beta）连接器的传输速率达到1.6/3.2 Gbit/s，但是后续的应用普及非常缓慢。

连接器 & 线缆

下图从左至右分别展示了简化掉电源引脚的 4 Pin 引脚的 MiniIEEE1394a 连接器、6 Pin 引脚的标准IEEE1394a 连接器，以及 9 Pin 引脚的IEEE1394b 标准连接器。

以 IEEE1394a 标准为例，6 Pin 引脚的连接器使用的是 6芯传输线缆，其外层为屏蔽层，内置有两对双绞线（分别用于传送数据和时钟信号），以及一对电源线（电压范围8V ~ 40V，额定电流1.5A），线缆的剖面如下图所示：

截止到本文撰写时的 2026年，市面上比较通用，且出货量比较大的是 台湾雅安科技Accurate 推出的 6Pin 规格IENF-061N 型（下图左）以及 9Pin 规格IENF-092N 型（下图右），这两款IEEE1394 标准连接器：

IEEE1394 连接器线序定义

下面的表格，展示了常用的4Pin、6Pin、9Pin 规格 IEEE1394连接器的线序与引脚功能定义：

4Pin 引脚编号	6Pin 引脚编号	9Pin 引脚编号	引脚名称	功能描述	线束颜色参考
-	`1`	`8`	Power	电源正极	白色
-	`2`	`6`	GND	电源地和屏蔽地	黑色
`1`	`3`	`1`	TPB-	双绞线 B 差分信号负	橙色
`2`	`4`	`2`	TPB+	双绞线 B 差分信号正	蓝色
`3`	`5`	`3`	TPA-	双绞线 A 差分信号负	红色
`4`	`6`	`4`	TPA+	双绞线 A 差分信号正	绿色
-	-	`5`	屏蔽 A	-	-
-	-	`7`	-	-	-
-	-	`9`	屏蔽 B	-	-
外壳	外壳	线束屏蔽层	-	-	-

注意：上述表格中的引脚编号对应着示意图里的引脚序号。

USB2.0 & IEEE1394 性能比较

参数	标准 IEEE 1394	USB 2.0 接口
标准传输速率	`400 Mbps`	`480 Mbps`
持续读速度	`38 MB/s`	`33 MB/s`
持续写速度	`35 MB/s`	`27 MB/s`
连接器循环寿命	4 引脚 `1000` 次，6 引脚`1500` 次	`1500` 次
通信架构	点对点结构	主从结构

总线基本结构

1394 总线以节点 Node 作为单位来组成通信网络，一个基本的 1394总线系统由控制计算机节点（CC，ControlComputer）、远程节点（RN，RemoteNode）、总线监控节点（BM，Bus Monitor）以及 IEEE1394线缆与连接器共同组成，下图展示了 IEEE1394 总线的基本网络拓扑：

控制计算机节点CC：作为总线控制器，周期性发送帧起始（STOF，StartofFrame）信号，通知总线上所有节点开始发送新的数据帧，并借此实现总线数据同步；
远程节点RN：作为远程终端，根据总线通道预分配，将不同的节点 ID和通道号进行绑定；RN 节点接收到 STOF帧起始信号之后，就会确认新的数据帧开始，并且按照预先分配的偏移时间，在时间窗口到来时发送数据。
总线监控节点BM：作为叶子节点挂载在总线上，能够监控总线上其它节点发出的网络管理 与 普通数据消息，从而实现对于网络数据的分析；

总线上各个节点之间通过 1394 线缆连接，1394总线线缆是一种物理通信媒介，是网络信号传输的载体。1394线缆通过连接器与模块进行连接，通过连接器实现不同子系统的中转接口。当节点之间距离过长时，会导致传输信号衰减过大，由此需要通过1394 总线中继器来完成信号的增强。

物理层 PHY 芯片

下图展示的是一款同时支持 IEEE1394-1995、IEEE 1394a-2000、IEEE1394b-2002 协议标准的 PHY 物理层芯片的引脚定义图：

接下来的示意图，则展示了上面这片 PHY物理层芯片内部的基本功能框图：

物理层（PHY，PhysicalLayer）芯片通常需要与链接层控制器 (LLC，Link LayerController) 搭配起来使用，两者各司其职。下面的表格对上述 PHY芯片的引脚定义进行了详细的说明：

名称	类型	编号	I/O	功能描述
AGND	电源	`21/40/43/50/61/62`	-	模拟接地引脚。
AVDD	电源	`24/39/44/51/57/63`	-	模拟电源引脚，建议并联 `0.1uF` 和 `0.001 uF`高频去耦电容，以及 `10uF` 低频去耦电容。
BMODE	CMOS	`74`	输入	Beta 模式输入，用于决定`PHY<->Link` 接口的连接协议（高电平为`IEEE1394b-2002`，低电平为 `IEEE1394a-2000`）
CPS	CMOS	`34`	输入	线缆电源状态（CPS，Cable powerstatus）输入引脚，通常使用 `400KΩ`电阻连接到线缆上的电源，然后通过内部比较器检测线缆电源是否存在（没有检测到电源，就会向LLC 生成中断）。
CTL0/1	CMOS	`9/10`	输入	控制 IO 引脚，用于控制 PHY 与 LLC 之间的双向控制通信。
D0 ~ D7	CMOS	`11/12/13/15/16/17/19/20`	输入	数据 IO 引脚，用于控制 PHY 与 LLC 之间的双向数据通信。
DGND	电源	`4/14/38/64/72/76`	-	数字接地引脚。
DVDD-CORE	电源	`8/37/65/71`	-	数字核心电源，建议并联`0.001 uF`、`0.1uF`、`1uF`去耦电容。
DVDD-3.3	电源	`6/18/69/70`	-	数字 3.3V 电源，建议并联`0.001 uF`、`0.1uF`、`10uF`去耦电容。
LCLK_PMC	CMOS	`7`	输入	Link 时钟与复位电源管理控制输入引脚，`LINK->PHY` 提供`98.304MHz`的时钟信号用于同步数据传输，硬件重置时，该引脚的采样决定了电源管理控制（PMC，PowerManagement Control）的模式。
LPS	CMOS	`80`	输入	Link 电源状态（LPS，Link Power Status）输入引脚，用于监视 LLC控制器的活动状态，并且控制 `PHY<->Link`接口的状态。
LREQ	CMOS	`3`	输入	LLC 请求（Request）输入引脚，链接层控制器 LLC 使用该引脚向 PHY发起服务请求。
PCLK	CMOS	`5`	输出	PHY 时钟输出引脚，当 `PHY->LINK` 处于`IEEE1394b-2002` 模式时，提供 `98.304MHz`的时钟信号用于同步数据传输。如果处于 `IEEE1394a-2000`模式，则只提供 `49.152MHz` 的时钟信号。
PD	CMOS	`77`	输入	下电输入，高电平时关闭全部内部电路，同时激活 RESET引脚的内部下拉，从而强制重置内部控制逻辑。
PINT	CMOS	`1`	输出	PHY 中断，当 `PHY<->Link` 接口处于 1394b工作模式时，用于输出串行传输状态给 Link 层控制器。
PLLGND	电源	`25/28`	-	PLL 锁相环电路接地。
PLLVDD-CORE	电源	`29/30`	-	PLL 锁相环核心电路电源，建议并联`0.001 uF`、`0.1uF`、`1uF`去耦电容，该引脚必须与 `DVDD-CORE` 分开独立供电。
PLLVDD-3.3	电源	`31`	-	PLL 锁相环的 3.3V 电源引脚，建议并联`0.001 uF`、`0.1uF`、`10uF`去耦电容。
RESET	CMOS	`75`	输入	重置输入引脚，低电平时重置内部逻辑，其内部包含有一个连接到 VDD的上电阻，所以执行上拉时外部只需要一个延迟电容
R0/R1	偏置	`22/23`	-	电流配置电阻引脚，用于配置内部操作电流以及电缆驱动器的输出电流，为了满足IEEE1394-1995 的输出电压要求，建议使用一枚精度为 `±1%` 的`6.34 kΩ` 电阻器。
SE	CMOS	`35`	输入	测试控制输入引脚，用于生产制造测试，常规使用时必须通过`1kΩ` 电阻下拉至 GND 或者直接连接到 GND。
SLPEN	CMOS	`79`	输入	自动休眠模式使能引脚，用于开启自动休眠模式，低电平时保持常规的 1394b功能。
SM	CMOS	`36`	输入	测试控制输入引脚，用于生产制造测试，常规使用时必须通过`1kΩ` 电阻下拉至 GND 或者直接连接到 GND。
S2_PC0/S1_PC1/S0_PC2	CMOS	`66/67/68`	输入	端口休眠和模式选择引脚 0、1、2（通过 `1kΩ`上下拉电阻来实现）。
S3/S4	CMOS	`33/32`	输入	端口休眠和模式选择引脚 3 和 4（通过 `1kΩ`上下拉电阻来实现）。
S5_LKON	CMOS	`2`	输入/输出	端口休眠和模式选择引脚 5；除此之外，该引脚还可以作为`Link-on` 输出，通过 `1kΩ` 电阻连接到 LLC 控制器的`Link-on` 输入引脚。
TESTM	CMOS	`78`	输入	测试控制输入引脚，用于生产制造测试，常规使用时必须通过连接到`VDD` 的 `1kΩ` 电阻进行上拉。
TPA0−/+、TPB0−/+	线缆	`45/46/41/42`	输入/输出	差分双绞线 0 端口。
TPA1−/+、TPB1−/+	线缆	`52/53/48/49`	输入/输出	差分双绞线 1 端口。
TPA2−/+、TPB2−/+	线缆	`58/59/55/56`	输入/输出	差分双绞线 2 端口。
TPBIAS0/1/2_SD0/1/2	线缆接入	`47/54/60`	输入	双绞线偏置输出和信号检测输入，用于为双绞线驱动接收器提供`1.86V` 偏置电压，并且表明在 `IEEE1394a-2000`模式下存在活动的线缆连接，使用时该引脚必须使用 `1uF` 电容与GND 解耦，未使用可以不连接。如果 PHY 芯片被配置为 `Beta`模式，则该端口转变为输入引脚，此时必须在可用信号到来之时被上拉为高电平。
VREG_PD	CMOS	`73`	输入	稳压器电源下拉输入，高电平时关闭芯片内部的 `3.3V` 转`1.8V` 稳压器，对于仅有 `3.3V`的操作，则该引脚必须连接到 GND。
XI/XO	晶振	`26/27`	输入/输出	晶体振荡器输入，连接到 `49.152 MHz`晶体振荡器，`XI` 是一个 `1.8V` CMOS 输入。

IEEE1394 接口保护电路

IEEE1394 使用介于 1.2V ~ 2.0V范围的差分信号传输数据，最大数据传输速率为 IEEE1394a 的400 Mbps 到 IEEE1394b 的1600 Mbps，因此在该速率范围之内，TPA+/-、TPB+/-两组四条信号线上，需要尽可能的选择寄生电容较低的静电释放（ESD，ElectroStatic Discharge）元器件。除此之外，也需要防止 30V 直流电源ESD 以及过电流危害。

SMD1812-110 33V自恢复保险丝：用于总线电源的过电流保护。
MVR1206-420 防浪涌压敏电阻：用于连接器总线电源的 ESD静电释放。
PGB-ESD0603S双向瞬态电压抑制二极管：用于连接器信号线路的 ESD 静电释放。

注意：总而言之，IEEE1394连接器的接口电路设计，遵循着串联器件用于电流防护，并联器件用于电压防护的基本设计原则。

Cadence SPB OrCAD/Allegro 设计百科全书

2025-09-27T16:00:00.000Z

楷登电子推出的 Cadence SPB（SPB 是Silicon、Package、Board三个英文字母的缩写）整合了原理图绘制工具 OrCAD 和 PCB版图设计工具 Allegro 以及电路仿真工具PSpice，已经成为了业界领先的电子设计自动化（EDA，ElectronicDesignAutomation）工具链。伴随电子系统复杂度的日益提升，如何运用工具当中提供的各种功能来应对设计挑战，业已成为了广大电子硬件工程师们亟需掌握的技能。

关于 OrCAD 和 Allegro的基础操作，已经在五年之前所撰写的《写给有经验 PCB工程师的 Cadence SPB 17.4极速上手指南》这篇文章当中进行过图文并茂的阐述，而本文则主要聚焦于实际应用中的高频痛点，提炼出经过验证的操作技巧 和配置方法。希冀能够帮助广大的电子硬件工程师，更加合理与熟练的使用Cadence SPB 工具套件进行原理图和 PCB版图的绘制，从而有效的提高研发工作效率，进而得心应手的面对各类纷繁复杂的设计挑战。

OrCAD/Allegro 的正确打开方式

鼠标依次点击 OrCAD 菜单栏上的File -> Change Product...，然后选择【OrCAD CaptureCIS】；
鼠标依次点击 Allegro 菜单栏上的File -> Change Editor...，然后选择【Allegro PCBDesigner】，并且勾选所需的功能项，例如High-Speed、PCB Team Design、Analog/RF、Allegro Productivity Toolbox；

Cadence SPB 工程文件常用后缀

文件类型	后缀名称	文件类型	后缀名称	文件类型	后缀名称
Cadence 工程	`.opj`	PCB 封装	`.psm`	原理图库	`.olb`
Logo 图形	`.osm`	PCB 封装源文件	`.dra`	无电气特性的机械零件	`.bsm`
PCB 版图	`.brd`	原理图文件	`.dsn`	负片通孔连接方式	`.fsm`
Cadence 网表	`.dat`	自定义焊盘图形	`.ssm`	Allegro 操作记录	`.jrl`
第三方网表	`.net`	焊盘	`.pad`	日志	`.log`
操作记录脚本	`.scr`	可重复的模块定义	`.mdd`	PCB 规则钻孔	`.drl`
PCB 不规则钻孔	`.rou`	光绘文件	`.art`	-	-

适用于 Cadence 工程的`.gitignore` 文件

将如下的通配符代码保存到 Cadence 工程根目录的.gitignore 文件当中，可以避免一些 Cadence相关的辅助文件、临时文件被纳入到 Git 版本管理：

**/*.DSNlck
**/*-PSpiceFiles/**
**/signoise.run/**

**/*.jrl*
**/*.rpt*
**/*.log*
**/*.txt*
**/*.tag
**/*.lst
**/*.OLB
**/*.OLBlck
**/*.OBK
**/*.DBK

**/*.dra.lck
**/*.brd.lck

原理图符号和 PCB封装的默认位置

OrCAD默认原理图符号库：C:\Cadence\SPB_17.4\tools\capture\library；
Allegro 默认 PCB封装库：C:\Cadence\SPB_17.4\share\pcb\pcb_lib\symbols；

其中在 OrCAD自带的原理图符号库当中，比较常用的有如下三种：

Discrete.olb 原理图符号库：用于存放分立式元件；
Transistor.olb原理图符号库：用于存放有各类晶体管；
Connector.olb 原理图符号库：用于存放有各种连接器；

OrCAD/Allegro 关闭 Start Page页面

关闭 OrCAD 启动时自动显示【StartPage】页面的方法：

鼠标依次点击 OrCAD 菜单栏上的View -> Toolbar -> Command Window；
在底部的命令行窗口执行 SetOptionBool EnableStartPage 0之后，再按下回车键；
重新启动 OrCAD 之后，就不会再弹出 Start Page页面；

除此之外，更为有效的办法是直接对C:\Cadence\Spb_data\cdssetup\OrCAD_Capture\17.4.0\Capture.ini文件进行修改：

[Preferences]
... ... ...
EnableStartPage = False;
... ... ...

注意：上述操作必须在完全关闭 CadenceSPB之后进行，避免修改好的配置被覆盖丢失。除此之外，上述方法可能已经在Cadence SPB 17.4 的 S039版本失效，请用户酌情使用。

关闭 Allegro 启动时自动显示【StartPage】页面的方法：

鼠标依次点击 Allegro 菜单栏上的Setup -> User Preferences...；
鼠标选中弹出【User PreferencesEditor】界面上的【Display】选项；
通过在界面底部的搜索框查找 start关键字，勾选查找结果列表中的 allegro_no_startpage项即可；

【OrCAD 原理图快捷操作】

OrCAD 快捷键	功能说明	应用环境
鼠标滚轮	上下移动图纸	【原理图】编辑器
Shift + 鼠标滚轮	左右移动图纸	【原理图】编辑器
Ctrl + 鼠标滚轮	缩放图纸	【原理图】编辑器
B	放置总线	【原理图】编辑器
E	放置总线分支入口	【原理图】编辑器
F	放置电源符号	【原理图】编辑器
G	放置 `GND` 符号	【原理图】编辑器
J	放置连接点	【原理图】编辑器
N	放置网络别名	【原理图】编辑器
P	放置元器件	【原理图】编辑器
T	放置文本	【原理图】编辑器
W	放置电气连线	【原理图】编辑器
Y	放置图形连线	【原理图】编辑器
X	放置无连接符号	【原理图】编辑器
Ctrl + B	跳转到前一个 `Part`	【原理图符号】编辑器
Ctrl + N	跳转到后一个 `Part`	【原理图符号】编辑器
Ctrl + E	编辑属性	【原理图 & 符号】编辑器
Ctrl + F	查找	【原理图 & 符号】编辑器
Ctrl + T	吸附到栅格点	【原理图 & 符号】编辑器
Ctrl + Y	重做	【原理图 & 符号】编辑器
Ctrl + Z	撤销	【原理图 & 符号】编辑器
F4	重复操作	【原理图 & 符号】编辑器
C	以鼠标指针为中心	【原理图 & 符号】编辑器
I	放大	【原理图 & 符号】编辑器
O	缩小	【原理图 & 符号】编辑器
R	旋转	【原理图 & 符号】编辑器
H	水平镜像	【原理图 & 符号】编辑器
V	垂直镜像	【原理图 & 符号】编辑器
E	结束连线	【原理图 & 符号】编辑器

预览 OrCAD 原理图符号的封装

打开 OrCAD 的时候，界面底部的【SessionLog】会打印出，当前所使用的 INI 配置文件的路径：

1	INI File Location: C:\Cadence\Spb_data\cdssetup\OrCAD_Capture\17.4.0\Capture.ini

在 Capture.ini 配置文件当中检索[Allegro Footprints]，并将其修改为下面的形式，就可以通过OrCAD 鼠标右键菜单当中的【ShowFootprint】，预览原理图符号所对应的 PCB 封装：

1
2
3

[Allegro Footprints]
Dir0=C:\Cadence\SPB_17.4\share\pcb\pcb_lib\symbols\
Dir1=D:\Workspace\UINIO-Cadence-Libraries\Footprint\

OrCAD 与 Allegro 交互式选择

首先，鼠标点击 OrCAD 顶部的Options -> Preference；然后，切换【Preference】对话框至Miscellaneous 选项卡；最后，勾选界面当中的如下选项：

1	Intertool Commumicatiom -> Enable Intertool Commmication

OrCAD 的选择过滤器

打开 OrCAD在原理图上展开鼠标右键菜单，选中【Selection Filter】或者按下快捷键【Ctrl+ I】打开选择过滤器对话框。
取消 Graphical Object项的勾选，就可以避免在框选原理图符号时，图形线框被错误的选中。

批量修改 OrCAD原理图符号属性

首先，在 OrCAD 的原理图绘制界面按下快捷键【Ctrl +I】，在打开的 Selection Filter 对话框中只勾选Parts 项。
然后，在 OrCAD原理图绘制界面，使用鼠标框选需要批量修改属性的元件，点击鼠标右键菜单上面的Edit Properties...选项，或者也可以直接按下快捷键【Ctrl + E】。
最后，在随后打开的 Property Editor界面，鼠标选中整行或者整列的属性值，通过右键菜单中的Edit 或者Display，就可以对原理图符号的各项属性值（包括参数可见性、PCB封装信息等）进行批量调整。

为原理图添加 IntersheetReferences

在分页原理图的跨页连接符前面加上引用的原理图页码，鼠标选中当前所要操作的OrCAD原理图工程，展开右键菜单选择【Annotate...】项，在弹出的Annotate 原理图注释对话框，鼠标点击Add Intersheet References，并进行下图所示的设置：

点击确定按钮之后，在弹出的【IntersheetReferences】对话框里执行如下的通用设置：

在上面【IntersheetReferences】对话框当中，各个设置项的具体意义如下所示：

Place On OffPage Connectors：是否在跨页连接符放置引用页码（通常选择该项）；
Position -> Offset Relative to Port：以跨页连接符作为偏移基准；
Position -> Offset Relative to Port Name：以跨页连接符的名称作为偏移基准（通常选择该项）；

Reset Positions -> X Offset：X轴偏移量（不能为负值），通常设置为 10；
Reset Positions -> Y Offset：Y轴偏移量（不能为负值），通常设置为 0；

Format -> Standard[1,2,3]：页码格式为数字形式（通常选择该项）；
Format -> Abbreviated[1..3]：页码格式为缩写形式；
Format -> Grid[1A5[Zone][Num]]：页码格式为行号 + 列号 + 页码 的格式；

Format -> Prefix：原理图页码的前缀，可以设置为[]、{}、()，通常设置为[]；
Format -> Suffix：原理图页码的后缀，可以设置为[]、{}、()，通常设置为[]；

网络别名、端口、跨页连接符的区别

使用 OrCAD 绘制原理图的时候，经常使用到下图从左至右展示的网络别名、端口、跨页连接符三个符号，虽然它们都用于表示相同属性名称之间的连接关系，但是各自的作用范围并不相同：

网络别名【NetAlias】：无独立符号，需要放置到导线上面，作用范围仅仅局限于当前原理图；
端口【Port】：通常用于层次原理图设计，用于建立具有相同属性的端口之间的连接关系；
跨页连接符【Off-PageConnector】：作用于多张原理图之间，但是不能在一张原理图里多次放置；

OrCAD批量指定字体和图形的颜色

首先，依次点击 OrCAD 菜单栏上的View -> Toolbar -> Command Window；
然后，使用鼠标框选当前需要指定颜色的文字和图形；
最后，在【Command Window】窗口输入SetColor 颜色代码；

1
2
3

SetColor 0    // 设置为黄色
SetColor 4    // 设置为浅蓝色
SetColor 6    // 设置为粉色

0 黄色

3 深绿色

4 浅蓝色

5 蓝色

6 粉色

8 红色

9 浅黄色

10 浅绿色

15 亮粉色

常见 ORCAP 原理图错误处理

ORCAP-1589 多个网络别名

ORCAP-1589错误是指该网络存在多个网络别名，可能会造成短路。

1	WARNING(ORCAP-1589): Net has two or more aliases - possible short ?

在 OrCAD 当中，属性为 POWER的引脚，引脚符号的名称，必须同时为对应网络的名称，否则就会报出该错误，该问题可以通过下面几种方式解决：

属性为 POWER的引脚符号名称，保持其与对应网络的名称相同。
将 POWER 属性修改为Passive，就可以避免引脚名称与网络名称相同的问题。
取消【DRC】当中的 Physical Rules 检查，即在【DesignRules Check】对话框【Rules Setup】界面当中，取消Check power ground short 在 Batch项下面的勾选。

ORCAP-1376 多个网络别名

Heterogeneous [ˌhetərəˈdʒiːniəs]类型的元件由多个部分组成，如果 OrCAD原理图当中，放置了多个 Heterogeneous元件，那么在分配位号的时候，OrCAD 的 SessionLog 窗口就会报出 ORCAP-1376 错误信息：

ERROR(ORCAP-1376): Cannot package part 'SFP?A(Value M42F-08P-020-P002G_0) at location (121.92, 139.70) on page 09-ETH-SFP-[0-6]', with multiple schematic symbols representing different functions. Ensure package has similar parts.

导致该错误的原因是 OrCAD无法分辨哪几些部分属于同一个 Heterogeneous元件，解决该问题可以遵循如下步骤：

为 Heterogeneous元件的每一个组成部分，都添加一个自定义的 Package属性；
确保每一个 Heterogeneous 元件的各个组成部分Package 属性都相同；
分配位号的时候，在【Annotate】窗口的Combined property string 输入框内容的尾部添加{Package}；

解决原理图符号无法与网格对齐

选择 OrCAD 菜单栏上的Options -> Preferences... 选项，打开【GridDisplay】选项卡，勾选 Pointer snap to grid 项之后，返回OrCAD原理图编辑界面，拖动原理图符号使其对齐到网格，再重新勾选Pointer snap to grid 即可：

OrCAD/Allegro交互式网表的导入导出

OrCAD 里设置交互功能

鼠标点击 OrCAD 菜单栏上的Options -> Preferences...，切换至【Preferences】对话框的【Miscellaneous】选项卡，勾选该选项卡下的Intertool Communication，开启 OrCAD的工具交互功能：

OrCAD 导出网表

鼠标点击 OrCAD 菜单栏上的Tools -> Create Netlist...或者直接点击工具栏上的图标，打开【Create Netlist】对话框：

紧接着在【Create Netlist】对话框里指定 .dat网表文件导出的路径:

OrCAD 导出的网表文件主要由pstchip.dat、pstxprt.dat、pstxnet.dat三个文件组成，它们各自的功能和用途请参考下面的表格：

网表文件名称	功能描述
`pstchip.dat`	描述原理图当中元器件的引脚信息；
`pstxprt.dat`	描述原理图当中元器件的封装信息；
`pstxnet.dat`	描述原理图当中各个元器件之间的网络连接关系；

Allegro 导入网表

鼠标点击 Allegro 菜单栏上的File -> Import -> Logic/Netlist...，打开【Logic/Netlist...】对话框：

接下来在打开的【Logic/Netlist...】对话框中进行如下的设置（注意指定OrCAD 网表文件的所在目录）：

Allegro 窗口布局最佳实践

Allegro采用如下的窗口布局，可以有效提升操作的便捷度，以及增大工作区的视图面积。

【Allegro 自定义快捷键】

合理配置 Allegro 的快捷键，可以大大提升 PCB设计效率。特别是对于从 Altium Designer 或者PADS迁移过来的工程师而言，可以最大化的保留自己的操作习惯：

source $TELENV

# ====================== Funckey 快捷键（字母/数字键） ====================== #

funckey m  "move"                  #移动元素
funckey d  "slide"                 #调整走线与过孔
funckey e  "change"                #改变元素属性
funckey f  "mirror"                #元素换层
funckey o  "oops"                  #撤回操作
funckey n  "cancel"                #取消操作
funckey M  "pop mirror"            #移动并且换层
funckey r  "iangle 90"             #元素旋转90度
funckey R  "iangle 45"             #元素旋转45度
funckey b  "hilight"               #高亮元素
funckey g  "define grid"           #栅格定义
funckey w  "add connect"           #添加走线
funckey v  "toggle"                #切换45°出线方向
funckey y  "flipdesign"            #翻转设计
funckey z  "delay tune"            #时延等长走线（单端）
funckey q  "phase tune"            #相位等长走线（差分）
funckey X  "settoggle pcb_cursor infinite cross;redraw" #全屏十字光标

funckey -  "cmgr"                  #约束管理器
funckey =  "xsection"              #叠层管理器
funckey \  "color192"              #颜色管理器
funckey o  "artwork"               #光绘控制表格
funckey u  "enved"                 #用户偏好编辑器

funckey ]  "zoom in"               #放大视图
funckey [  "zoom out"              #缩小视图

funckey ta "add text"              #添加文本
funckey te "text edit"             #编辑文本

#扇出
funckey cf "create fanout"
#平滑走线
funckey cs "custom smooth"

funckey ,  "rats net"              #显示指定网络的飞线
funckey .  "unrats net"            #隐藏指定网络的飞线
funckey /  "rats toggle "          #切换飞线的显示与隐藏
funckey i  "grid toggle"           #切换网格的显示与隐藏

funckey ac  "align components"      #元素对齐
funckey ar  "assign color"          #分配颜色
funckey ad  "deassign color"        #取消颜色分配
funckey ag  "gloss param"           #Gloss控制器
funckey at  "artwork"               #光绘控制表格
funckey ap  "prmed"                 #设计参数编辑器

#指定过孔所属网络
funckey vn  "via assign net"
#指定区域所属网络
funckey sn  "shape assign net"

funckey st  "status"                #查看元素状态
funckey se  "show element"          #显示元素参数
funckey sm  "show measure"          #显示测量数据
funckey sc  "swap components"       #交换元素位置
funckey sz  "zcopy shape"           #将形状拷贝到指定Class
funckey sw  "cns show"              #展示所选元素的约束设置

#添加多边形区域
funckey sa  "shape add"
#删除孤岛区域
funckey sd  "island_delete"
#添加矩形区域
funckey sr  "shape add rect"
#选择区域
funckey ss  "shape select"
#选择并且修改区域边界
funckey sb  "shape select;shape edit boundary"
#禁止铺铜区域
funckey sk  "shape keepout"
#铺铜区域显示方式切换
funckey sf  "settoggle no_shape_fill;redraw"

#自动捕捉
funckey sp1  "prepopup; pop dyn_option_select 'Snap pick to@:@Segment Vertex'"     #捕捉线段顶点
funckey sp2  "prepopup; pop dyn_option_select 'Snap pick to@:@Segment Midpoint'"   #捕捉线段中点
funckey sp3  "prepopup; pop dyn_option_select 'Snap pick to@:@Segment'"            #捕捉鼠标所在线段位置
funckey sp4  "prepopup; pop dyn_option_select 'Snap pick to@:@Intersection'"       #捕捉交点
funckey sp5  "prepopup; pop dyn_option_select 'Snap pick to@:@Shape Center'"       #捕捉铺铜区域的几何中心
funckey sp6  "prepopup; pop dyn_option_select 'Snap pick to@:@Arc/Circle Center'"  #捕捉圆/圆弧的圆心
funckey sp7  "prepopup; pop dyn_option_select 'Snap pick to@:@Symbol Origin'"      #捕捉元件的原点
funckey sp8  "prepopup; pop dyn_option_select 'Snap pick to@:@Symbol Center'"      #捕捉元件的中心
funckey sp9  "prepopup; pop dyn_option_select 'Snap pick to@:@Pin'"                #捕捉焊盘的中心
funckey sp10 "prepopup; pop dyn_option_select 'Snap pick to@:@Via'"                #捕捉过孔的中心
funckey sp11 "prepopup; pop dyn_option_select 'Snap pick to@:@Figure'"             #捕捉标记符号的中心
funckey sp12 "prepopup; pop dyn_option_select 'Snap pick to@:@Pad Edge Vertex'"    #捕捉焊盘顶点
funckey sp13 "prepopup; pop dyn_option_select 'Snap pick to@:@Pad Edge Midpoint'"  #捕捉焊盘中点
funckey sp14 "prepopup; pop dyn_option_select 'Snap pick to@:@Pad Edge'"           #捕捉焊盘边缘

#切换到指定层
funckey p  "Jun_LayerEtch"
#切换到丝印顶层
funckey h  "Jun_LayerTool st t"
#切换到丝印底层
funckey l  "Jun_LayerTool sb t"
#切换到下一层
funckey k  "Jun_LayerEtch Down"
#切换到上一层
funckey j  "Jun_LayerEtch UP"
#中心对齐焊盘 & 过孔
funckey .  "Jun_SymbolTool"

#走线时切换线宽（单位 mil）
funckey W5   "options acon_line_width 5"
funckey W8   "options acon_line_width 8"
funckey W10  "options acon_line_width 10"
funckey W12  "options acon_line_width 12"
funckey W16  "options acon_line_width 16"
funckey W18  "options acon_line_width 18"
funckey W20  "options acon_line_width 20"
funckey W24  "options acon_line_width 24"
funckey W28  "options acon_line_width 28"

#预定义栅格尺寸
alias 0 'define grid;setwindow form.grid;FORM grid non_etch non_etch_x_grids 0.1;FORM grid non_etch non_etch_y_grids 0.1;FORM grid all_etch all_etch_x_grids 0.1;FORM grid all_etch all_etch_y_grids 0.1;FORM grid done;'  #0.1mil
alias 1 'define grid;setwindow form.grid;FORM grid non_etch non_etch_x_grids 1;FORM grid non_etch non_etch_y_grids 1;FORM grid all_etch all_etch_x_grids 1;FORM grid all_etch all_etch_y_grids 1;FORM grid done;'          #1mil
alias 2 'define grid;setwindow form.grid;FORM grid non_etch non_etch_x_grids 5;FORM grid non_etch non_etch_y_grids 5;FORM grid all_etch all_etch_x_grids 5;FORM grid all_etch all_etch_y_grids 5;FORM grid done;'          #5mil
alias 3 'define grid;setwindow form.grid;FORM grid non_etch non_etch_x_grids 10;FORM grid non_etch non_etch_y_grids 10;FORM grid all_etch all_etch_x_grids 10;FORM grid all_etch all_etch_y_grids 10;FORM grid done;'      #10mil
alias 4 'define grid;setwindow form.grid;FORM grid non_etch non_etch_x_grids 25;FORM grid non_etch non_etch_y_grids 25;FORM grid all_etch all_etch_x_grids 25;FORM grid all_etch all_etch_y_grids 25;FORM grid done;'      #25mil
alias 5 'define grid;setwindow form.grid;FORM grid non_etch non_etch_x_grids 50;FORM grid non_etch non_etch_y_grids 50;FORM grid all_etch all_etch_x_grids 50;FORM grid all_etch all_etch_y_grids 50;FORM grid done;'      #50mil
alias 6 'define grid;setwindow form.grid;FORM grid non_etch non_etch_x_grids 100;FORM grid non_etch non_etch_y_grids 100;FORM grid all_etch all_etch_x_grids 100;FORM grid all_etch all_etch_y_grids 100;FORM grid done;'  #100mil

# ====================== Alias 快捷键（功能键 + 字母/数字键） ====================== #

alias ~3     "3D"                    #3D预览
alias ~C     "copy"                  #拷贝元素
alias ~V     "paste"                 #粘贴元素
alias ~D     "drc update"            #刷新DRC检查
alias ~P     "placementedit"         #切换到位置编辑模式

alias Del    "delete"                #删除元素
alias Esc    "done"                  #完成操作

#方向键移动元素（基于栅格尺寸）
alias Up     "move;ipick_to_gridunit 0 +1"
alias Down   "move;ipick_to_gridunit 0 -1"
alias Left   "move;ipick_to_gridunit -1"
alias Right  "move;ipick_to_gridunit +1"

# ====================== 自定义用户设置 ====================== #

#取消保存覆盖提示
set noconfirm_savedb
#指定光绘文件的输出目录
set ads_sdart = Gerbers
#取消模块复用之后，元件被锁定
set disable_module_auto_lock
#取消模块复用之后，铺铜从动态自动转换为静态
set disable_module_shape_convert
#取消线宽记忆，使用约束管理器默认值
set acon_no_width_override_retain
#设置撤回操作占用的最大 MB 值
set max_undo_memory = 500
#设置撤回次数（取值范围 0~50 次）
set undo_depth = 50
#显示等长绕线时进度条
set allegro_dynam_timing = on
#等长绕线进度条被固定在窗口右上角显示
set allegro_dynam_timing_fixedpos
#实时显示走线长度
set allegro_etch_length_on
#走线时相同网络的元素高亮
set acon_oldhlt = all
#铺铜避让走线的形状为圆形
set av_endcapstyle = round
#显示实心的 DRC 标志
set display_drcfill
#展示mm、mil两种单位的测量结果
set showmeasure_altunits = mm
#分配区域网络时，高亮相同网络全部元素
set highlight_shape_net
#自动存档（取值范围 10~300 分钟）
set autosave
set autosave_time = 10
#允许使用反斜杠 \ 作用网络名称
set legacy_character_set
#区域是否轮廓显示
unset no_shape_fill
#设置鼠标滚轮缩放系数
set buttonfactor = 0.5
#3D预览时不弹出过滤器对话框
set hide_unified_filter_dialog
#设置手动修改与创建网络功能
set logic_edit_enabled

### User Preferences section
### This section is computer generated.
### Please do not modify to the end of the file.
### Place your hand edits above this section.
###

# ====================== Allegro 焊盘 & 封装配置 ====================== #

set devpath = $psmpath D:/Workspace/UINIO-Cadence-Libraries/Footprint/Cadence D:/Workspace/UINIO-Cadence-Libraries/Footprint/Via
set padpath = $padpath D:/Workspace/UINIO-Cadence-Libraries/Footprint/Cadence D:/Workspace/UINIO-Cadence-Libraries/Footprint/Via
set psmpath = $devpath D:/Workspace/UINIO-Cadence-Libraries/Footprint/Cadence D:/Workspace/UINIO-Cadence-Libraries/Footprint/Via

在 Allegro的【Command】窗口当中，输入如下的命令可以打印出当前所使用的用户环境变量路径：

1	echo $localenv

通过修改该环境变量路径下的 env 文件，就可以使用alias 和 funckey命令进行自定义快捷键。根据当前 Cadence安装环境的不同，打印出的用户环境变量路径会存在如下两种情况（按需修改即可）：

C:\Cadence\SPB_Data\pcbenv
C:\Cadence\SPB_17.4\share\pcb\text

如果 env 文件位于C:\Cadence\SPB_Data\pcbenv 目录下，自定义的配置信息需要放到env 文件的如下位置，以避免被其它配置项覆盖：

注意： C:\Cadence\SPB_Data\pcbenv目录下的 env 文件顶部必须保留 source $TELENV字段，否则会导致 Allegro 启动错误。

如果 env 文件位于C:\Cadence\SPB_17.4\share\pcb\text\env目录下，自定义配置信息则建议放置到 env 文件的如下位置：

alias 命令用于对 Allegro命令取别名，使用时需要同时按下 特殊功能键 或者特殊功能键 + 字母/数字组合，并不能定义单独的字母快捷键：

1 2	alias <alias> <command to run> alias <alias> “”

alias F2 Add Connect：这里 F2是指键盘上的特殊功能键【F2】；
alias ~W Add Connect：符号 ~ 用于表示Ctrl 按键，表示的是同时按下【Ctrl + W】；
alias CF2 Add Connect：字母 C 等同于Ctrl 按键，表示的是同时按下【Ctrl + F2】；

注意：alias 命令里的 C代表按键【Ctrl】，S 代表按键【Shift】。

funckey命令用于定义单独的字母快捷键，在 PCB版图上按下该字母，或者在Allegro的【Command】窗口输入该命令，就可以执行相应的功能：

1 2	funckey <command to run> funckey “”

funckey r iangle 90：小写字母 r用于宣传正在移动的 PCB 封装 90° 度；
funckey R iangle 45：大写字母 R用于宣传正在移动的 PCB 封装 45° 度；

鼠标依次点击 Allegro 菜单栏上的【Tools ->Utilities -> KeyboardCommands】，就可以打开命令浏览器【CommandBrowser】窗口，浏览当前 Cadence 可以被执行和定义的命令：

注意：命令浏览器当中的【Execute】用于执行列表中的命令，【Help】用于单击查看列表当中命令的帮助文档。

关闭 Allegro 手动保存提示

首先，鼠标依次点击 Allegro 菜单栏上的Setup -> User Preferences...；
然后，在弹出界面【User Preferences Editor】左下角的Search for preference 输出框里输入 save关键字，然后按下【Search】按钮或者回车键。
最后，勾选 noconfirm_savedb的【Value】和【Favorite】即可关闭 Allegro的保存提示功能。

指定 Allegro 的 PCB封装库路径

首先，鼠标依次点击 Allegro 菜单栏上的Setup -> User Preferences...；
然后，打开【User Preferences Editor】对话框左侧树形菜单中的Paths -> Library；

勾选打开界面当中devpath、padpath、psmpath后的【Favorite】选项，并且指定其【Value】项对应的资源路径：

devpath指定第三方网表文件的保存路径（如果当时导入的是 OrCAD生成的网表，则保持默认即可）；
padpath 用于指定 PCB封装焊盘的存放路径。
psmpath 用于指定 PCB封装的存放路径。

预览 Allegro 里导入的 PCB封装

当 Allegro 新建或者打开 .brd文件之后，鼠标点击 Allegro 菜单栏上的Place -> Manually；
在弹出的【Placement】对话框中选择【AdvancedSettings】选项卡，然后勾选界面上的 Library 选项；
将选项卡切换回【Placement】对话框当中的【PlacementList】选项卡；
切换至下拉列表里的【Package symbols】，就可以浏览到当前引用的 PCB封装（可以通过右侧的【Selection filters】查询和过滤）：

Allegro 的 Move 命令选项

在 Allegro 当中执行元素移动命令 Move时，需要注意【Option】窗口中的如下参数选项：

Ripup etch：移动对象时，去除所有的走线 与 过孔；
Slide etch：移动对象时，保留 走线 和过孔，但走线伴随对象平滑移动；
Stretch etch：移动对象时，保留 走线 和过孔，但走线伴随对象任意角度移动；
上述三项都不勾选：表示只移动对象，完全不影响走线 和 过孔；

Point属性用于设置元素旋转时的基准点，Allegro提供了如下几种方式：

Sym Origin：以元件封装的原点作为基准点；
Body Center：以元件的 place_bound几何中心作为基准，常用于各个元件的就地旋转；
User Pick：以用户鼠标单击的选择点作为基准，常用于多个元件的整体旋转；
Sym Pin#：以指定的元件引脚编号作为基准点，常用于元件结构相关的定位；

注意：上述参数中的 Sym Origin 和Body Center 与 PCB 封装绘制得是否规范密切相关。

Allegro 的 ROOM 模块化布局

添加 ROOM 属性：OrCAD当中为元件添加自定义的 ROOM属性（相同的模块，属性值相同）。
绘制 ROOM 框：鼠标依次点击 Allegro菜单栏的Setup -> Outlines -> ROOM Outline，打开【ROOMOutline】对话框之后，直接在 Allegro的绘制区域点击拖动，就可以为具有相同 ROOM属性值的元件绘制出一个放置区域。
根据 ROOM 属性放置元件：鼠标依次点击Allegro 菜单栏的【Place ->Quickplace】，勾选对话框里【Placement filter】下的Place by room，并且在后面的下拉列表当中，指定当前需要放置的ROOM属性元件，最后点击对话框上的【Place】按钮，即可将具有相同ROOM 属性值的元件摆放到指定的 Outline区域当中。

开启 Allegro的移动对齐辅助线

在 Allegro当中，选择移动命令，然后按下鼠标右键；
依次选择弹出菜单中的Options -> Dynamic Aligment -> Enable，就可以开启移动对齐辅助线；

从 Allegro 工程导出 PCB 封装

从 Allegro 导出 .dra封装库源文件

使用 Allegro 打开已有的 PCB 版图文件 .brd之后，可以导出当前 PCB 版图所涉及的各种封装文件：

鼠标依次点击 Allegro 菜单栏上的File -> Export -> Libraries...;
在弹出的【Export Libraries】对话框当中，勾选No library dependencies，并在Export to directory 填写 PCB 封装的导出路径；
Allegro 就会自动将 PCB 封装源文件.dra、PCB 封装文件 .psm、PCB 封装描述文件.txt 导出到指定的目录当中。

从封装库源文件导出 .pad焊盘文件

基于已有的 PCB 封装源文件 .dra，可以进一步导出指定的.pad 焊盘文件：

依次点击 Allegro 菜单栏上的Tools -> Padstack -> Modify Design Padstack...
在 Allegro 当中打开 .dra文件，并且选中一个焊盘；
然后展开鼠标右键，选择【Edit】对该焊盘进行编辑，此时会弹出【PadstackEditor】窗口；
鼠标依次选择弹出界面当中的【File -> Save As...】，就可以将.pad 焊盘文件导出到指定目录；

从封装库源文件导出 .txt封装信息

基于已有的 PCB 封装源文件 .dra，还可以导出以.txt 作为后缀的 PCB 封装信息文件：

鼠标依次点击 Allegro 菜单栏上的File -> Create Device...；
在弹出的【Create DeviceFile】窗口选择当前所要导出的元件类型Device Type（默认包含IC、IO、DISCRETE三个选项）；
按下【OK】按钮之后，就会自动将 .txt封装信息文件导出至当前 .dra 文件所在的目录；

从封装库源文件导出 .psm封装文件

基于已有的 PCB 封装源文件 .dra，可以进一步导出Allegro 实际使用的 PCB 封装文件 .psm：

鼠标依次点击 Allegro 菜单栏上的File -> Create Symbol...;
在弹出的【Create Symbol】对话框当中，选择 .psm封装文件的保存位置；
Allegro 就会自动将 .psm封装文件导出到指定的目录；

修改 .dra 封装源文件的 PinNumber

使用 Allegro 打开 .dra封装源文件；
切换 Allegro 界面右侧【Options】选项卡里的Active Class 为Package Geometry，Subclass 为Pin_Number；
鼠标点击 Allegro 菜单栏上的Edit -> Text；
鼠标选中 Allegro 工作区的封装焊盘，即可以实现对Pin Number 的修改。

从 .dra 封装导出 .pad焊盘文件

使用 Allegro 打开以 .dra作为后缀名称的 PCB 封装文件，然后点击菜单栏上的Tools -> Padstack -> Modify Design Padstack...对焊盘进行修改：

然后，鼠标点击 Allegro右侧工具栏上的【Options】选项卡，然后双击需要导出的目标焊盘名称：

接下来，再使用鼠标点击焊盘编辑器窗口顶部的File -> Save As... 对目标焊盘文件进行保存操作：

此时，如果弹出如下的警告窗口，则必须依次点击Save Warnings -> Yes才能正常执行后续的焊盘导出操作：

最后，指定 .pad焊盘文件的保存目录即可完成全部的导出任务：

Cross Section叠层的定义与添加

官方建议在 Allegro当中，信号层采用正片层方式处理，电源层和接地线层采用负片层方式处理，这样可以减少工程文件的数据量，并且提升EDA 软件的运行效率：

Conductor：正片层，即用于正常走线的信号层；
Plane：负片层，被默认铺铜填充（走线被视为分割线）的电源层或者接地层，也被称为内电层；

注意：内电层在Allegro 的 Anti Etch 层，使用大于或者等于15mil 的分隔线进行分割。然后使用鼠标右键菜单的Assign Net 分配网络。

鼠标点击 Allegro 菜单栏上的Setup -> Cross Section项，或者直接点击菜单栏上的【Xsection】按钮，就可以进入 PCB叠层管理器【Cross-section Editor】进行相关参数的设置：

鼠标点击【Cross-section Editor】窗口当中表格的 Name列，选择右键菜单上的【Add Layer】项，就可以添加新的 PCB 叠层：

注意：Dielectric [ˌdaɪɪˈlektrɪk]n.电介质，绝缘体。

鼠标双击 Name 列还可以修改叠层的名称，命名方式推荐使用层名称缩写 + 层顺序编号格式，例如：TOP、GND2、SIN3、SIN4、PWR5、BOTTOM等：

注意：除此之外还可以根据 PCB生产企业提供的工艺制造参数（例如《嘉立创层压结构》），选择相应的PCB 叠层厚度（Thickness）、材质（Material）、电导率（Conductivity）、介电常数（DielectricConstant）等参数。

值得注意的是，PCB 的负片层也是在【Cross-sectionEditor】窗口当中进行设置的：

切换 Allegro 单位为 mil 或者mm

鼠标依次选择 Allegro 菜单栏上的Setup -> Design Parameters...，在弹出的设计参数编辑器【DesignParameters Editor】窗口，修改【Design】选项卡下面的User units 下拉菜单：

设置 Allegro 工作区栅格大小

鼠标依次选择 Allegro 菜单栏上的Setup -> Grids...，在弹出的栅格定义窗口【DefineGrid】，就可以分别设置各个叠层的栅格大小（设置为5mil 0.127mm 更加方便元器件对齐）：

注意：为了方便元件对齐与摆放，推荐布局时使用5mil/0.127mm 的栅格。

Allegro 的 Class 与 Subclass概念

Allegro 当中的类型Class 与 子类型 Subclass是这款设计工具当中的基本概念，当前绘制在 PCB 版图当中的所有对象都会以Class 和 Subclass进行管理。就像每一名学生都归属为某个年级与某个班级，这里年级与班级就可以分别被理解为Class 与 Subclass，下图展示了Allegro 当中一些默认的 Class：

注意：在一些特定的系统 Class下面，可以创建自定义的 Subclass。

例如电气层 Etch 这个Class 下面，对应着 Top 和Bottom 两个 SubClass：

例如 PCB版图相关的几何形状层（板框、丝印、尺寸标注等）都被放置在Board Geometry 这个 Class下面，对应着下图当中的各个 SubClass：

Allegro 当中 Class 和Subclass 的名称本身没有任何意义，关键在于当把 PCB版图上的对象放置到 Class 或者 Subclass的时候，Allegro 如何去使用和处理这些对象。例如Allegro 导入 PCB 封装的时候，PCB封装当中的各个对象就会自动被放置在相应的 Class当中进行管理，因为这些对象在 PCB 封装创建的时候就已经被指定了相应的Class。

注意：Allegro 导入.dxf 板框时，默认会自动新建一个 PCB 文件覆盖当前的 PCB工程，如果想将 .dxf 板框导入到当前的 PCB文件，则必须勾选【DXF In】对话框当中的Incremental addition。

电气布局走线相关的常用 Class 与Subclass 如下面表格所示：

Class SubClass	`top`	`inner`	`bottom`	`all`	功能描述
`anti etch`	✔	✔	✔	✔	用于切割覆铜
`etch`	✔	✔	✔	-	用于电气连接
`package keepin`	-	-	-	✔	允许放置元件区域
`package keepout`	✔	-	✔	✔	禁止放置元件区域
`route keepin`	-	-	-	✔	允许布线区
`route keepout`	✔	✔	✔	✔	禁止布线区
`via keepout`	✔	✔	✔	✔	禁止过孔区

工艺装配标注 相关的常用 Class 与Subclass 如下面表格所示：

Class SubClass	`board geometry`	`package geometry`	`ref des`	功能描述
`soldermask_top`	✔	✔	-	顶层阻焊层
`soldermask bottom`	✔	✔	-	底层阻焊层
`silkscreen top`	✔	✔	✔	顶层丝印层
`silkscreen_bottom`	✔	✔	✔	底层丝印层
`pastemask top`	-	✔	-	顶层助焊（钢网）层
`pastemask_bottom`	-	✔	-	底层助焊（钢网）层
`place_bound_top`	-	✔	-	顶层元件封装边界
`place_bound_bottom`	-	✔	-	底层元件封装边界
`outline`	✔	-	-	PCB 板框
`assembly_top`	-	✔	✔	顶层装配层
`assembly_bottom`	-	✔	✔	底层装配层

注意：board geometry 是指 PCB板级的几何形状，package geometry 是指 PCB封装级的几何形状。

Allegro 颜色编辑器

鼠标点击 Allegro 菜单栏上的Display -> Color/Visbility...或者直接按下快捷键【Ctrl + F5】，就可以打开【ColorDialog】对话框，使用 Allegro 进行 PCB版图布局布线的时候，只需要开启如下的 Class 与Subclass 的显示即可：

元件封装丝印：将Geometry -> Package Geometry -> Silkscreen_Top/Silkscreen_Bottom显示为白色；
元件封装位号：将丝印层Component -> Ref des -> Silkscreen_Top/Silkscreen_Bottom显示为白色，将装配层Component -> Ref des -> Assembly_Top/Assembly_Bottom显示为蓝色；
元件焊盘阻焊：将Stack-Up -> Pin -> Soldermask_Top/Soldermask_Bottom显示为紫色；
PCB 板框：将Geometry -> Border Geometry -> Outline/Design_Outline显示为亮黄色；
PCB 板级丝印：打开Geometry -> Board Geometry 下的丝印层Silkscreen_Top/Silkscreen_Bottom以及阻焊层Soldermask_Top/Soldermask_Bottom 的显示；

导入 PCB 板框 &允许布线区域

导入的板框放置在 Board geometry 这个Class 的 Design Outline（兼容 17.x之后的版本）和 Outline（虽然兼容 16.x之前的版本，但是会导致 17.4 无法正常渲染 3D 模型）两个SubClass 下面。放置板框的时候，在Allegro 底部的【Command】输入框里键入x 0 0，就可以让板框的左上角位置成为坐标原点。

PCB 镂空区域：将需要板框图层 Z-Copy 到Board geometry -> Design Outline（生成 3D预览可见的板框）；
PCB 镂空区域：将需要挖空处理的图层 Z-Copy 到Board geometry -> Cutout（镂空板框当中的开孔区域）；
PCB 允许布线区域：将允许布线的图层 Z-Copy 到Route Keepin -> All（防止布线到板框区域之外），再鼠标点击右侧【Option】选项卡下的Contract，然后将图层的缩进Offset 设置为10mil/0.254mm（防止铺铜之后，板框边沿的铜层割手）；
PCB 禁止布线区域：将需要镂空的图层 Z-Copy 到Route Keepout -> All（防止铺铜之后，铜层覆盖镂空区域），再鼠标点击右侧【Option】选项卡下的Expand，然后将图层的外扩Offset 设置为10mil/0.254mm（防止铺铜之后，镂空的边沿即是板框边沿）；

注意：如果系统提示板框超出绘制区域SPMHA2-54: Cannot place outside of the drawing extends，则需要进入下面介绍的设计参数编辑器【DesignParametersEditor】，通过修改【Extends】选项卡下的相关参数，来调整绘制区域的大小。

修改 Allegro 绘制区域尺寸

鼠标点击 Allegro 顶部菜单栏上的Setup -> Design Parameters...，切换到【Design ParametersEditor】对话框下的【Design】选项卡，通过调整 Extends下的各项参数，就可以修改绘制区域的大小尺寸：调整绘制区域的尺寸。

LeftX 和LeftY：表示绘制区域左下角起始的横坐标 与 纵坐标 的值；
Width 和Heigth：表示绘制区域的 宽度与 高度；
Move orign: 通过修改其 X 和 Y取值，就可以调整当前绘制区域中原点的位置；

进行 3D Canvas 预览时的操作

按下 鼠标中键 并且拖动，就可以移动预览 PCB，按下Shirt + 鼠标中键 则可以用于旋转 PCB 版图的 3D预览效果。

注意：3D预览当中的丝印颜色显示，需要在颜色管理器指定Board Geometry/Silkscreen_Top 和Board Geometry/Silkscreen_Bottom 的颜色与可见性。

焊盘进入约束 EnhancedPadEntry

Allegro 走线的时候，展开鼠标右键菜单取消【EnhancedPadEntry】项的选择，可以避免走线必须从焊盘居中的位置进入焊盘中心。

元素按坐标精确移动

首先，在 Allegro 当中执行 move命令，在右侧的【options】选项卡当中选择 User Pick：

Sym Origin：封装原点作为基准点（默认项）;
Body Center：以封装的 Place Bound几何中心作为基准，通常用于单个元件的原地旋转；
User Pick：以用户鼠标单击的点作为基准，通常用于多个元件的整体旋转；
Sym Pin：以元件的引脚编号作为基准，通常用于元件结构定位；

然后，在 Allegro底部的【Command】窗口输入执行下面的命令，就可以让指定的元素按照坐标进行移动：

绝对定位x a b：基于右侧【0ption】选项卡当中选择的参考点，将元素移动到坐标a 和 b；
相对定位 ix a：将元素沿着x 轴的方向移动 a个单位，相对移动命令不需要在【Option】选择参考点；
相对定位 iy a：将元素沿着y 轴的方向移动 a 个单位，如果当前单位为mm，那么输入 iy -2 就可以将元素向下移动2mm；
相对定位 ix a iy b ：将元素沿着x 轴的方向移动 a 个单位，沿着 y轴的方向移动 b 个单位；

设置 PCB版图原点的可见性和颜色

倒圆角与斜角

首先，需要将 Shape 转换为 Line，鼠标点击Allegro 顶部菜单栏上的Shape -> Decompose Shape，然后框选目标元素执行操作；
然后，再选择 Allegro菜单栏上的Manufacture -> Drafting，进行Fillet（倒圆角）或者Chamfer（倒斜角），此时可以在右侧【Options】窗口填写倒角的半径、长度以及角度；
最后，选择相邻的两条 Line，即可执行倒角操作；

解决嘉立创板框/外形层缺失问题

导出 Gerber 光绘文件给嘉立创进行PCB 打样的时候，为了避免出现 板框/外形层缺失的问题，需要鼠标点击 Allegro 顶部菜单栏上的Manufacture -> Artwork，将弹出窗口中的Undefined Line Width 项修改为 0.2：

在 Allegro 当中显示过孔形状

鼠标点击 Allegro 菜单栏上的Setup -> Design Parameter Editor，勾选【Display】选项卡下的Plated holes 复选框（同时会自动勾选Padless holes）：

使用 Advanced Mirror高级镜像

首先，鼠标点击 Allegro 顶部菜单栏上的File -> Change Editor...，勾选Allegro Productivity Toolbox 项：

然后，重新启动 Allegro 之后，再点击顶部菜单栏上的Edit -> Advanced Mirror...，此时可以在右侧的【Option】窗口看到相关的设置项：

最后，鼠标框选当前工作区需要进行高级镜像处理的元素，并移动到空白处单击鼠标，即可执行相应的镜像操作。

镜像已经添加了的丝印文字

如果丝印文字在 PCB顶层或者底层的显示出现镜像，那么可以通过如下所述的方式进行调整：

首先，勾选【Allegro PCB Designer Product Choices】当中的Allegro Productivity Toolbox 选项，并且重新启动Allegro；
然后，鼠标选择 Allegro 菜单上的Edit -> Advanced Mirror...；
接着，勾选 Find 窗口当中的 Text选项；
接下来，勾选 Options 窗口当中的Mirror type -> Geometry only -> Mirror text选项；
最后，鼠标选择需要镜像的丝印文字即可；

丝印字符推荐参数

Allegro 丝印字符的Width、Height、Line Space三个参数，推荐采用下面的 换算公式 进行计算：

\[\begin{cases}Width \\Height = Width + 5/10 \\LineSpace = Height + 10\end{cases}\]

Photo Width 和 Char Space 按照如下表格的顺序加 1 递增即可：

编号 Text Blk	宽度 Width	高度 Height	行间距 Line Space	线宽 Photo Width	字间距 Char Space
1	`20 mil`	`25 mil`	`35 mil`	`4 mil`	`4 mil`
2	`30 mil`	`35 mil`	`45 mil`	`5 mil`	`5 mil`
3	`35 mil`	`45 mil`	`55 mil`	`6 mil`	`6 mil`
4	`45 mil`	`50 mil`	`60 mil`	`7 mil`	`7 mil`
5	`50 mil`	`55 mil`	`65 mil`	`8 mil`	`8 mil`

切换单位动态铺铜无法自动避让

当 Allegro 切换设计单位（Mils 或Millimeter）之后，就会出现动态铺铜无法自动避让的问题。这是由于Allegro 切换单位之后，动态铺铜变为disabled 模式，此时需要鼠标点击 Allegro顶部菜单栏上的Shape -> Global Dynamic Params...，在打开的【GlobalDynamic Shape Parameters】话框当中，重新勾选具有自动避让功能的smooth 模式：

解除原理图与 PCB的交互式布局

为了解决 Allegro 与 OrCAD交互式布局时引发的运行缓慢问题，可以鼠标点击 Allegro顶部菜单栏上的 Setup，取消 Enable Crossprobing菜单项的勾选，从而临时解除原理图与 PCB的交互式布局关系：

负片层的切割与网络指定

确认 PCB 板框的 Design Outline 和Route Keepin 区域是否绘制正确（两者相距至少0.5mm/20mil）
在 Allegro 叠层管理器中设置好负片层；
执行 Allegro 菜单栏上的 Add -> Line命令，并且选择【Options】面板中的 Class 和Subclass 分别为 Anti Etch和相应的负片层；
接下来在【Options】面板里的 Line width参数项当中，设置平面切割的宽度（即铺铜间距，通常设置为0.5mm/20mil 或者 1mm/40mil）；
根据负片层功能区域划分绘制好分隔线之后，点击Allegro 菜单栏上的Edit -> Split Plane -> Parameters…，勾选填充风格为Solid 实心填充；
接着鼠标选择 Allegro 菜单栏上的Edit -> Split Plane -> Create，选择需要进行切割处理的负片层，并且指定其属于动态Dynamic 还是静态 Static类型的铺铜；
按下【Create】按钮之后，窗口会自动聚焦到当前需要铺铜填充的区域，同时弹出【Selectanet】对话框要求选择该区域所属的网络，选择并且确定之后，又会自动聚焦到下一个需要填充的区域；

过孔焊盘的创建步骤

【Drill】：钻孔参数设置（Finished diameter表示钻孔直径）
【Drill Symbol】选项卡：设置显示在 Allegro 的 PCB版图中的钻孔符号（即 Characters 项设置的 3个字母参数）。
【Design Layer】：规则焊盘 Regular Pad用于正片层、恒温焊盘 Thermal Relief用于正片和负片层、负焊盘 Anti Pad用于负片层（其中的 Diameter 参数表示的是过孔直径）；
【Mask Layer】：主要设置 阻焊层SOLDERMASK_TOP/BOTTOM，从而达到过孔盖油的目的；

批量修改过孔类型

在 Allegro 绘制区展开鼠标右键菜单，切换Application Mode -> General Edit；
Allegro 侧边栏的【Find】工作区里只勾选Vias 选项，然后选中需要执行修改的目标过孔；
在 Allegro 绘制区展开鼠标右键菜单，选择Replace padstack 下的选项即可完成相应功能（其中Filter Instances 可以用于指替换过孔）；

加载外部 Skill 脚本

把需要加载的 Skill 脚本放置在任意目录下面，然后在下面的路径列表里找到allegro.ilinit 文件，在其中加入load("Skill文件名称") 代码即可：

C:\Cadence\Spb_data\pcbenv\allegro.ilinit
C:\Cadence\SPB_17.4\share\pcb\etc\allegro.ilinit

点对点相对等长布线

打开 Allegro 约束管理器当中的【Electrical -> Net-> Relative Propagation Delay】界面。
对需要进行等长布线的网络，在约束管理器当中建立Net Group... 或者 Class...；
鼠标依次选择约束管理器顶部菜单栏上的【Analyze -> AnalysisMode】或者直接按下快捷键【Ctrl + F9】;
分别勾选弹出对话框当中的 Relative propagation delay为【On】选项，以及界面底部的【Pin Delay】选项；
分别设置该等长组的 Delta/Tolerance 为0mil/5mil 或者其它值，并且指定 Target网络；

注意：Delta ：表示相对于Target长度的固定延迟。Tolerance：表示走线长度所允许的正负公差值。

Pin Pair 引脚对等长

打开 Allegro 约束管理器的【Electrical -> Net-> Relative PropagationDelay】界面，将需要进行等长处理的网络，添加到相同的Class 或者 Net Group；
鼠标右键该 Class 或者 Net Group 下的每一个网络，然后依次点击Create -> Pin Pair... 创建 Pin Pair 的网络起始引脚First Pins 和终点引脚 Second Pins；
然后鼠标全选上述步骤创建的所有 Pin Pair，然后右键依次点击Create -> Match Group... 创建等长组；
分别设置该等长组的 Delta/Tolerance 并且指定Target 网络；

差分信号的对内相位等长

静态相位控制（StaticPhase）：用于控制差分对线之间的总长度偏差，但是在布线过程当中进行检查。
动态相位控制（DynamicPhase）：由于静态相位控制只能确定两条差分对线之间的总相位差，无法在布线过程中实时展示偏差情况，此时就需要使用到动态相位控制（也就是所谓的实时等长）。

通常情况下，差分信号对内等长需要小于或者等于5mil，因而需要进行静态相位控制：

进入 Allegro 约束管理器的Electrical -> Net -> Routing -> Differential Pair界面；
设置表格当中的 Static Phase -> Tolerance列参数；
返回 Allegro 的 PCB绘制界面，并在【Find】面板上勾选Nets，然后鼠标选择需要进行静态相位控制的差分网络，展开右键菜单勾选Single Trace Mode；
最后依次勾选 Allegro 顶部菜单栏上的Route -> Phase Tune，拖动目标差分线即可；

对于 5Gbit/s以上速率的高速差分串行总线，需要考虑进行实时等长控制，即当走线偏差大于25mil 时，必须在 600mil的总布线长度之内进行补偿（使用反向拐角或者基于 3W规则进行小波浪绕线来补偿）：

进入 Allegro 约束管理器的Electrical -> Net -> Routing -> Differential Pair界面；
设置表格当中的 Dynamic Phase -> Tolerance列参数；

基于 Ghostscript 导出 PDF

基于 File -> Print... 方式导出的 PDF原理图，存在无法对带有下划线的关键字进行搜索的问题，这里介绍一种使用开源PDF 处理工具 Ghostscript 进行导出的办法：

前往 Ghostscript官网下载Ghostscript 10.06.0 for Windows (64 bit)，并双击安装其到指定目录；
OrCAD 里选择当前需要导出的 .dsn原理图工程，然后鼠标依次点击File -> Export -> PDF；
在弹出的【PDF Export】窗口，Postscript Driver项填写为 Microsoft Print to PDF；
除此之外，还需要分别设置 Converter 项为Ghostscript 64 bit / equivalent，同时将Converter Path 项指定为 Ghostscript安装目录下的 gswin64.exe 文件；
最后按下【OK】即可开始转换过程，稍等片刻即可在桌面或者指定路径获取到.pdf 格式的原理图文件；

导入嘉立创 EDA 或Altium Designer 的 PCB 封装

新建一个 嘉立创 EDA 工程（后缀名为.eprj2），然后在其原理图编辑器当中放置元件，并且鼠标点击工具栏上的设计 -> 更新/转换原理图到 PCB，将元件的原理图符号映射同一工程下面的PCB 版图，最后再选择工具栏上的文件-> 导出 -> Altium Designer...将整个工程导出为 Altium Designer格式保存在本地并且解压 .zip 文件：
新建一个 Altium Designer 工程（后缀名为.PrjPcb），鼠标选中工程名称展开右键，选择Add Existing to Project，将刚才嘉立创 EDA 导出的.schdoc 和 .pcbdoc文件添加到工程当中，并且将该工程保存为PCB ASCII Version 5.0 格式（ASCII 格式的Altium Designer 工程文件是一切的关键所在）：
打开 OrCAD 依次选择File -> Import -> Altium Schematic Translators，导入刚才新建的后缀名为.PrjPcb 的 ASCII 格式 Altium Designer工程文件：
点击对话框当中的【Translate】按钮，就可以将 OrCAD 所需的.OLB 原理图符号库文件保存在上述 AltiumDesigner 工程目录的 out 文件夹当中：
打开 Allegro在当前工作目录（一定要指定好保存的目录，后续导出的封装也会保存在该目录下）新建一个.brd 版图文件，然后依次选择工具栏上的File -> Import -> CAD Translators -> Altium PCB...，将刚才新建的后缀名为.pcbdoc 的 ASCII 格式 Altium Designer工程文件导入：
保持弹出界面的默认设置，鼠标点击界面上的【Translate】按钮，就会导出Allegro 所需的焊盘和 PCB封装文件，至当前所指定工作目录下面的 symbols 文件夹当中：

修改当前过孔所属的网络

首先，鼠标点击 Allegro 顶部菜单栏上的File -> Change Editor...，并且勾选【】项：

然后，再点击 Allegro 顶部菜单栏上的Setup -> User Preferences... 打开用户习惯编辑器，勾选Logic 菜单项下面的logic_edit_enabled：

最后，就可以在 Allegro 顶部菜单栏上执行Logic ->Assign Net to Via... 命令，指定当前 PCB版图上已经存在的过孔所归属的网络：

建立 XNet 以及 Pin Pair 等长

高速 PCB 布线过程当中，经常会遇到类似 DDR的数据线和地址线那样，走线中间存在一枚电阻的情况，这种情况下就要通过建立XNet 并且设置 Pin Pair的方式来建立等长。顾名思义，XNet 就是指电阻、电容、电感等分立元器件串接起来的一组电路网络。接下来，以下面电路网络当中的串联电阻为例，演示XNet 的创建步骤。

注意：创建 XNet 之前必须勾选Allegro PCB Designer Product Choices 当中的【HighSpeed】产品选项。

首先，需要为目标串联电阻添加 ESpice模型（添加模型的过程本质上就是创建 XNet 的过程），鼠标依次点击Allegro 顶部菜单栏上的Analyze -> Model Assignment，此时可能会弹出如下的警告对话框，依次点击【OK】和【Yes】按钮之后继续操作：

当弹出【Signal Model Assignment】对话框的时候，在Allegro 的 PCB 版图编辑区域选择需要建立XNet的电阻元件（对话框当中也会同时定位该电阻），然后单击【CreateModel...】按钮创建模型：

在随后弹出的【Create Device Model】对话框中，勾选Create ESpice Device Model选项，接着鼠标点击【OK】按钮：

接着又会弹出【Create ESpice Device Model】对话框，该对话框中的ModelName表示模型名称（保持默认即可），Value表示用于仿真的元件参数（例如电阻值，无需仿真可随便填写），Single Pins表示定义元件引脚与电路网络的对应关系，确保后续的 XNet分析，能够正确的识别元件两端的电气连接，例如下图中的 1 2就表示之前选中电阻元件的第 1 和 2 号引脚共同构成了一个XNet 网络：

点击上图界面当中的【OK】按钮之后，创建好的 XNet网络可以在 Allegro 的约束管理器【Allegro ConstraintManager】当中进行查看：

配置 XNet 的等长，需要先行创建本文所介绍过的Pin Pair，在 Allegro 的约束管理器 当中鼠标选中一个创建好的XNet，依次展开鼠标右键菜单Create -> Pin Pair...，设置需要建立等长的是XNet 当中哪两个元件引脚（即 First Pins 和Second Pins）之间的关系：

建立好 XNet 的 Pin Pair的关系之后，就可以在 Allegro 约束管理器当中的Electrical -> Net -> Routing -> Relative Propagation Delay窗口，通过鼠标右键 Creat -> Match Group...建立等长组：

内置集成电路总线协议 I²C 简明指南

2025-09-05T16:00:00.000Z

内置集成电路总线（Inter-IntegratedCircuit）是一种串行通信协议，其英文缩写为I²C，因为中间存在 2 个英文字母I，所以被读作 I Square C，中文读作I 平方 C 或者 I 方 C总线。本文后续内容为了书写方便，会将 I²C 简写为I2C。该总线协议需要串行数据线（SDA，SerialData）和串行时钟线（SCL，SerialClock）两条信号线，接线方式较为简单，通常用于连接微控制器、存储器、传感器等低速元器件。

在 I²C总线通信协议当中，规定总线上可以存在一个主设备以及多个从设备。主设备掌控着整个通信过程，负责发起、控制、停止通信。而从设备则需要等待主设备请求、接收、发送数据。主设备与从设备之间的数据交换采用特定的数据帧格式，每个数据帧包含有地址、数据、控制信息。主设备会根据从设备的 I2C地址来选择总线上需要进行通信的外设，从设备则根据控制信息返回相应的响应。

演进历程

1982年荷兰飞利浦（Philips）公司为自家的芯片产品制订了 I²C总线技术规范，原始规范只能提供 100kHz 的通信速率，以及 7位的地址空间（由于存在有保留地址，总线上设备数量被限制为 112个）。后续在 1992 年发布了第一个公共规范，增加了400kHz 快速模式，以及扩展的 10位地址空间。经过多年的发展，目前 I2C协议规范已经能够提供下面表格当中的五种工作速率模式：

I2C 总线模式	英文名称	典型传输速率
标准模式	Standard Mode	`100 KHz`
快速模式	Fast Mode	`400 KHz`
增强快速模式	Fast Mode Plus	`1 MHz`
高速模式	High-Speed Mode	`3.4 MHz`
极速模式	Ultra-Fast Mode	`5 MHz`

注意：英特尔（Intel）公司于 1995年推出的系统管理总线（SMBus，SystemManagement Bus）是一种基于 I2C总线演变而来的变体，其提供了更加严格的控制模式，传输速率被限制在10kHz ~ 100kHz范围之间，并且支持时钟超时、固定逻辑电平（I2C的逻辑电平由总线上拉电阻连接的 VCC 决定）等特性。

漏极开路设计

芯片内置的 I2C总线驱动器，通常采用漏极开路设计（不同于 UART 和 SPI总线），这意味着其可以将总线信号线拉低，但不能将总线信号驱动为高电平。从而在一个设备试图将I2C总线驱动为高电平，而另外一个设备又试图将总线电平拉低的时候，不会出现争抢总线资源的情况，从而避免损坏芯片内部的I2C 总线驱动器，以及随之带来的功耗过大问题。正是因为如此，I2C总线的信号线上都会存在一个上拉电阻，用于协助总线恢复到高电平状态。

注意：I2C上拉电阻的选型需要根据总线上的主从设备进行选型（后续的内容会给出理论指导），但一个好的经验法则是从4.7kΩ 电阻开始，然后逐步向下进行调整。

探究上拉电阻的取值

上拉电阻的推导

I2C总线是一种采用了漏极开路（Open-Drain）或者集电极开路（Open-Collector）的通信标准，因而可以支持具有不同工作电压的芯片和传感器相互通信。如下图所示，当总线没有被芯片引脚内部的漏极开路下拉为低电平时，I2C总线的上拉电阻就会将总线电平进行拉高：

芯片 I2C引脚内部的输入缓冲器，所能够读取的最小有效低电平 $V_{OL}$决定了上拉电阻最小值 $R_{P_{min}}$：

\[R_{P_{min}} = \frac{V_{CC} - V_{OL_{max}}}{I_{OL}}\]

上拉电阻最大值 $R_{P_{min}} $ 受限于 I2C总线的等效电容 $C_B$，I2C总线规范当中定义了信号的上升时间（RiseTime），如果上拉电阻的取值过大，可能会导致 I2C总线在被下拉之前，没有足够的时间上升到有效的逻辑高电平。从时间$t=0$ 开始，RC 电路对振幅为 VCC的电压阶跃响应，可以使用 RC 时间常数进行表示，因此 I2C总线上的电压波形可以表达为下面的方程：

\[V(t) = V_{CC} \times \bigg( 1 - e^{\frac{-t}{R_P \times C_B}} \bigg)\]

注意：RC 时间常数 $\tau$ 是指电阻值 $R$ 与电容值 $C$的乘积，其单位为秒，表达的是电容器通过电阻器进行充电与放电的时间特性。

通常情况下，I2C 总线上的输入高电平电压（Input HighVoltage）$V_{IH}$、输入低电平电压（InputLow Voltage）$V_{IL}$与上拉参考电压 $V_{CC}$之间的关系可以表达为如下的方程组：

\[\begin{cases}V_{IH} = 0.7 \times V_{CC} = V_{CC} \times \big(1 - e^{\frac{-t_1}{R_P\times C_B}} \big) \\V_{IL} = 0.3 \times V_{CC} = V_{CC} \times \big(1 - e^{\frac{-t_2}{R_P\times C_B}} \big)\end{cases}\]

基于上述方程组，可以将 I2C 总线信号的上升时间 $t_R$ 描述为下面的公式：

\[t_R = t_2 - t_1 = 0.8473 \times R_P \times C_B\]

由此，就可以推导出上拉电阻最大值 $R_{P_{max}}$ 与上升时间$t_R$ 之间的函数关系：

\[R_{P_{max}} = \frac{t_R}{0.8473 \times C_B}\]

推导出上拉电阻的最小值 $R_{P_{min}}$ 与最大值 $R_{P_{max}}$之后，就可以根据预定的传输速率和功率进行恰当的取值，较小的阻值可以带来更快的响应速度，较大的阻值则会带来更少的功率耗散。

I2C 总线规范参数

I2C 总线协议规范当中，对于前面内容提到的 $t_R$、$C_B$、$V_{OL}$ 参数作出了如下定义：

参数名称	描述	标准模式(最大)	快速模式(最大)	增强快速模式(最大)
$t_R$	SDA 和 SCL 信号的上升时间	`1000 ns`	`300 ns`	`120 ns`
$C_B$	I2C 传输线等效电容	`400 pF`	`400 pF`	`550 pF`
$V_{OL}$	低电平输出电压（`3mA` 电流源，$V_{CC} > 2V$）	`0.4 V`	`0.4 V`	`0.4 V`
	低电平输出电压（`2mA` 电流源，$V_{CC} \leq 2V$）	-	$0.2 \times V_{CC}$	$0.2 \times V_{CC}$

下面图像表达了 I2C总线在标准模式和快速模式下，上拉电阻最小值 $R_{P_{min}}$与上拉参考电压 $V_{CC}$ 之间的关系：

下面图像表达了 I2C总线在标准模式和快速模式下，上拉电阻最大值 $R_{P_{max}}$与上拉参考电压 $V_{CC}$ 之间的关系：

上拉电阻计算实例

当一个 I2C总线处于快速模式下的时候，已知传输线等效电容 $C_B =200pF$，总线参考电压 $V_{CC} = 3.3V$参数，通过如下步骤就可以计算出上拉电阻的阻值：

\[\begin{cases}R_{P_{max}} = \frac{t_R}{0.8473 \times C_B} = \frac{300 \times10^{-9}}{0.8473 \times 200 \times 10^{-12}} = 1.77 kΩ \\R_{P_{min}} = \frac{V_{CC} - V_{OL_{max}}}{I_{OL}} = \frac{3.3 - 0.4}{3\times 10^{-3}} = 966.667 Ω\end{cases}\]

注意：上述计算步骤采用了前面 I2C总线规范参数表格当中的数据，

经过上述的计算步骤，就可以基于当前的速率与功耗需求，选择966.667Ω ~ 1.77kΩ 范围之间的任意上拉电阻值。

硬件工程师必知必会的 Xilinx FPGA 知识

2025-07-01T16:00:00.000Z

现场可编程门阵列（FPGA，Field Programmable GateArray）是一种高性能、低延时、可重构，拥有高速并行运算能力，并可定制性能与功耗的可编程数字逻辑芯片，最早由1984年创立的赛灵思（Xilinx）公司推出，该公司由Ross H. Freeman 和 Bernard V. Vonderschmitt共同创办。不同于专用集成电路（ASIC，ApplicationSpecific Integrated Circuit）固定的内部电路连接和逻辑功能。FPGA的内部电路连接和逻辑功能，都可以通过编程来灵活的定义。

目前全球 FPGA的市场份额主要集中在赛灵思（Xilinx，2020 年被 AMD收购）和阿尔特拉（Altera，2015 年被 Intel收购）两家美国企业手中，余下的市场份额同样由美国的莱迪思（Lattice）和美高森美（Microsemi）两家公司占据。国产FPGA 芯片产业起步较晚，产品性能与专利积累较为薄弱，目前主要有深圳紫光同创、上海安路科技、广东高云半导体、上海复旦微电子、西安智多晶、深圳易灵思、北京京微齐力、成都华微电子等芯片研发厂商。

AMD/Xilinx 产品线介绍

AMD/Xilinx 公司的现场可编程门阵列（FPGA，Field Programmable GateArray）产品线，主要可以划分为 7系列、UltraScale 系列、UltraScale+系列 三个大系列：

7 系列：采用 28nm 制程工艺，包含Spartan-7、Artix-7、Kintex-7、Virtex-7四个子系列；
UltraScale 系列：采用 20nm制程工艺，包含Kintex UltraScale、Virtex UltraScale两个子系列；
UltraScale+ 系列：采用 16nm制程工艺，包含Spartan UltraScale+、Artix UltraScale+、Kintex UltraScale+、Virtex UltraScale+子系列；

在上述三个大系列的基础之上，面向不同的应用场景，上述每一个系列会被进一步划分为Spartan、Artix、Kintex、Virtex四个子系列：

Spartan系列：低成本低功耗，面向消费电子和基础应用；
Artix系列：平衡成本与性能，适用于低功耗中等算力场景；
Kintex系列：高性能计算与通信，同时兼顾性价比；
Virtex 系列：旗舰级高性能，用于最苛刻的应用；

AMD/Xilinx 公司也推出了同时集成有 Soc 和 FPGA的四种自适应 Soc（Adaptive SoCs）产品线：

7000 SoC：采用 28nm制程工艺，集成有单/双核 ARM Cortex-A9，拥有12.5G 速率的收发器；
UltraScale+™ MPSoC：采用 16nm制程工艺，集成有双/四核 ARM Cortex-A53、双核ARM Cortex-R5F、ARM Mali-400MP2 和 H.264/H.265视频编解码器。
UltraScale+ RFSoC：采用 16nm 制程工艺，集成有四核ARM Cortex-A53、双核 ARM Cortex-R5F 和数字RF-ADC、RF-DAC、SD-FEC，广泛应用于5G 通信、雷达、卫星通信等领域。
AMD Versal Adaptive SoC：采用 7nm制程工艺，集成有双核 ARM Cortex-A72、双核ARM Cortex-R5F，以及 DSP 和 AI引擎与可编程片上网络，主要应运用于人工智能场景。

AMD/Xilinx 公司目前力推的UltraScale+ 系列多处理器片上系统（MPSoC，Multi-Processor System onChip）产品，属于集成有多种异构处理核心的高性能片上系统，主要内置有如下的片上计算资源：

应用处理器 APU：多核 64 位ARM Cortex-A53，可运行 Linux 操作系统，负责通用计算；
实时处理器 RPU：双核ARM Cortex-R5F，用于处理实时任务；
图形处理器 GPU：ARM Mali-400MP2用于处理显示输出任务；
可编程逻辑PL：UltraScale+ FPGA，用于实现硬件加速；
视频编解码：用于支持 H.264/H.265视频编解码；

而 UltraScale+ MPSoC 主要涵盖了CG、EG、EV、RF如下四个子系列：

CG 子系列：入门级器件，主要集成有双核 1.3 GHz ARM Cortex-A53 和双核 ARM Cortex-R5F，系统逻辑单元数量在81K ~ 600K 范围；
EG 子系列：资源较为丰富，主要集成有四核 1.5 GHz ARM Cortex-A53、双核 600 MHz ARM Cortex-R5F、ARM Mali-400MP2，系统逻辑单元数量在81K ~ 1143K 范围；
EV 子系列：内置视频编解码器，主要集成有四核 1.5 GHz ARM Cortex-A53、双核 600 MHz ARM Cortex-R5F、ARM Mali-400MP2、H.264/H.265 视频编解码器，系统逻辑单元数量在192K ~ 504K 范围；

MPSoC 命名规则

UltraScale+ MPSoC 系列产品的命名由设备名称 + 设备属性 + 封装信息 构成，例如对于命名为XCZU7EV-2FFV C1156I 的 MPSoC 芯片:

设备名称 部分是 XCZU7EV：

商品级别：XC 表示 XilinxCommercial 公司；
产品系列：ZU 表示Zynq UltraScale+ 系列；
价值索引：该数值越大，片上资源就越丰富，价格也就越高；
处理器系统标识符：C 代表双核 APU和双核 RPU，E 代表四核 APU、双核 RPU、单个 GPU；
引擎类型： G表示通用，V 表示带有视频解码器；

制造工艺 部分是 -2FFV：

速度等级：-1/2/3表示最慢/中等/最快，-L1/L2 表示低功耗；
倒装封装：F 表示球距1.0 mm 的 Flip-chip 封装，S 表示球距0.8 mm 的 Flip-chip 封装，U 表示球距0.5 mm 的 InFO 封装；
封装技术：F 表示 Lid封装技术，B 表示 Lidless 封装技术；
电气标准：V 表示符合RoHS 六项检测；

封装信息 部分是 C1156I：

封装标识符：例如 A 或者 C等；
封装引脚数量：例如 1156 等；
温度等级：E 表示工作在0°C ~ +100°C，I 表示工作在–40°C ~ +100°C；

处理系统 PS / 可编程逻辑 PL

AMD/Xilinx 的 MPSoC 系列 FPGA芯片主要由 处理系统（PS，Processing System）和可编程逻辑（PL，ProgrammableLogic）两个核心部分组成（两者可以分别独立供电与断电），下图展示了XCZU7EV 的系统架构图：

处理系统（PS，Processing System）：基于 ARM Cortex架构，类似于传统的 CPU 中央处理器，可以直接运行嵌入式 Linux操作系统；
可编程逻辑（PL，Programmable Logic）：传统的 FPGA可编程逻辑资源，支持硬件并行处理，可通过 Verilog 或者VHDL 进行编程；

注意：PS 和 PL之间通过 FPGA 片内的高级可扩展接口（AXI，AdvancedeXtensible Interface）总线进行高速数据传输。

可编程逻辑 PL

简化的 FPGA 基本结构分别由可编程输入/输出单元、基本可编程逻辑单元、嵌入式块 RAM、布线资源、底层嵌入功能单元、内嵌专用硬核六个部分组成：

FPGA的输入/输出单元被设计为可编程模式，可以通过开发工具灵活的进行配置，从而适配不同的电气标准与I/O 物理特性（可以调整匹配阻抗特性、上下拉电阻、驱动电流的大小等）。

处理系统 PS

串行解串器 SerDes

FPGA内置的串行解串器（SerDes，Serializer/Deserializer）用于进行串行数据与并行数据的相互转换：

当 FPGA 作为接收端的时候，用于将串行数据，转换为FPGA 内部能够处理的并行数据。
当 FPGA 作为发送端的时候，用于将 FPGA内部的并行数据，转换为便于传输的串行数据。

注意：现代 FPGA 通常集成了专用的SerDes 外设，例如 AMD/Xilinx 的GTX/GTH/GTY 收发器，以及 Intel/Altera 的Transceiver 收发器。

查找表 LUT

查找表（LUT，Look-Up Table）是现场可编程门阵列 FPGA当中的基本逻辑单元，用于实现组合逻辑功能。

简单的来说，就是将某个简单逻辑功能的全部可能结果写到一个存储单元中，并根据输入的变化直接查找结果并输出。

MIO/EMIO 多路复用 IO

AMD/Xilinx FPGA 提供了多路复用（MIO，MultiplexedIO）和扩展多路复用（EMIO，Extended Multiplexed IO）两种I/O 管理机制：

MIO：由处理系统 PS 直接管理的物理引脚，无需经过 PL可编程逻辑单元，可以控制 PS 的各种外设；
EMIO：由处理系统 PS 通过 PL 可编程逻辑扩展的 I/O接口，当 PS 的 MIO 数量不足时，可通过 PL 路由出更多的EMIO（会引入额外延迟）；

I/O Bank

FPGA 的器件管脚按照 Bank 进行划分，通过为每个 Bank独立供电（通过接口电压 VCCO进行配置），适配不同的信号电平标准，从而增强 I/O 设计的灵活性。每组用户Bank 可以包括 52 个 HP 或者HR 的 I/O 引脚，或者 24 组HD 的 I/O 引脚（由 48 个差分引脚和 4个单端引脚组成）：

高性能（HP，HighPerformance）：应用于高速场景，工作电压通常在 1.0V ~ 1.8V范围（电平的电压越低，通信速率就会越快）；
宽范围（HR，HighRange）：应用于宽范围电压场景，可以支持 1.2V ~ 3.3V的宽范围工作电压；
高密度（HD，High Density）：每个Bank 通常由 24 个 I/O 构成，可以支持 1.2V ~ 3.3V；

串行解串器 SerDes

FPGA内置的串行解串器（SerDes，Serializer/Deserializer）用于进行串行数据与并行数据的相互转换：

当 FPGA 作为接收端的时候，用于将串行数据，转换为FPGA 内部能够处理的并行数据。
当 FPGA 作为发送端的时候，用于将 FPGA内部的并行数据，转换为便于传输的串行数据。

注意：现代 FPGA 通常集成了专用的SerDes 外设，例如 AMD/Xilinx 的GTx 收发器，以及 Intel/Altera 的Transceiver 收发器。

吉比特收发器 GTx

AMD/Xilinx 的 FPGA 产品当中集成的 SerDes外设被称作吉比特收发器（GT，GigabyteTransceiver），基于不同的数据传输速率及其所具备的高级特性，规格书当中会分别以GTx 格式进行命名，例如GTP、GTX、GTH、GTZ、GTY。对应于AMD/Xilinx 的不同产品系列，GTx的传输速率也会有所不同：

7 系列	UltraScale 系列	UltraScale+ 系列
`GTP = 6.6 Gb/s`	`GTH = 16.3Gb/s`	`GTH = 16.3Gb/s`
`GTX = 12.5 Gb/s`	`GTY = 30.5Gb/s`	`GTY = 32.75Gb/s`
`GTH = 13.1 Gb/s`	-	-
`GTZ = 28.05 Gb/s`	-	-

赛灵思 FPGA 最小系统

插入损耗（IL，InsertionLoss）是指由于元器件插入传输线路之前与之后，信号传输功率损耗的差值，通常使用单位分贝dB 来进行表示。

下面的图片展示了 XCZU5EG 的系统架构框图：

基本的数字逻辑门

门电路是数字集成电路当中，最为基本的逻辑单元，用于实现基本逻辑运算与、或、非，以及复合逻辑运算与非、或非、异或、同或，对应的逻辑运算门电路有与门、或门、非门、与非门、或非门、异或门、同或门，其电路符号如下图所示：

广濑 FX10 高速堆叠连接器

FX10 是日本广濑推出的一款 0.5mm间距高速堆叠连接器，其最高传输速率可以达到 15+ Gbps：

一份面面俱到的 Ethernet 以太网技术摘要

2025-06-04T16:00:00.000Z

早在 1972 年，就职于美国施乐 Xerox公司的 RobertMetcalfe（被称作以太网之父）与另外两位学者，协作发表了一篇名为《以太网：区域计算机网络的分布式包交换技术》的文章，并在不久之后获得了《具有冲突检测的多点数据通信系统》专利，以太网（Ethernet）技术的雏形就此诞生。至此以太网相关的标准不断演进，诞生了标准以太网(10 Mbit/s)、快速以太网(100 Mbit/s)、千兆以太网(1000 Mbit/s)、万兆以太网(10000 Mbit/s)等一系列标准。

以太网的底层工作机制基于载波侦听多路访问/碰撞检测（CSMA/CD，CarrierSense Multiple Access with CollisionDetection）协议，从而确保多个设备在相同的物理介质上通信。当其中一个设备有数据需要发送时，会先监听线路上是否存在其它信号，线路空闲就开始传输数据，线路繁忙则等待直至线路可用为止。如果在传输过程当中发生了碰撞（即两个设备同时发送数据导致信号叠加），设备就会检测到这种情况并且发送阻塞信号，然后等待随机时间之后再进行重试。

以太网发展历程

自从 1972年以太网诞生之后，其标准经过数十年的演进，陆续由电气电子工程师学会（IEEE，Institute of Electrical andElectronics Engineers）制订了 10 Mbit/s标准以太网、100 Mbit/s快速以太网、1000 Mbit/s千兆以太网、10 Gbit/s万兆以太网 等一系列规范：

以太网类型	传输速率	IEEE 标准
标准以太网	`10 Mbit/s`	IEEE 802.3
快速以太网	`100 Mbit/s`	IEEE 802.3u
千兆以太网	`1000 Mbit/s`	IEEE 802.3ab 和IEEE 802.3z
万兆以太网	`10 Gbit/s`	IEEE 802.3ae

由 IEEE 制订的以太网 Ethernet相关的协议规范及其基本特性，请参考下面的表格所示：

IEEE 标准	传输速率	物理介质	最大传输距离
IEEE 802.3	`10 Mbit/s`	同轴电缆、双绞线	500 米（同轴线缆）
IEEE 802.3u	`100 Mbit/s`	双绞线、光纤	100 米
IEEE 802.3z	`1 Gbit/s`	光纤	550 米 (SX)，5 公里 (LX)
IEEE 802.3ab	`1 Gbit/s`	双绞线	100 米
IEEE 802.3ae	`10 Gbit/s`	光纤	400 米 ~ 40 公里
IEEE 802.3an	`10 Gbit/s`	双绞线	100 米
IEEE 802.3ba	`40/100 Gbit/s`	光纤	100 米 ~ 10 公里
IEEE 802.3by	`25 Gbit/s`	光纤、双轴线缆	100 米
IEEE 802.3bs	`200/400 Gbit/s`	光纤	500 米 ~ 10 公里
IEEE 802.3bt	`10 Mbit/s ~ 1 Gbit/s`	双绞线（POE）	100 米

以太网基本拓扑

总线型拓扑：所有设备都连接到同一条传输介质，所需要的线缆数量较少，长度也较短，易于布线和维护；并且多个结点共用一条传输信道，信道利用率也更高。

星型拓扑：一种单中心多节点的结构，管理维护相对容易，并且扩展性较强。缺点在于一旦中心发生故障，整个网络就会瘫痪，而且整体的信道利用率也不高。

环形拓扑：由节点形成的一个闭合环路，组网成本比较低。但是单个节点的故障，会导致整个网络都出现问题。

注意：这种节点之间直接通过线缆进行串连的连接方式也被称作菊花链拓扑（无论是否首尾相连）。

树形拓扑：由总线型拓扑演变而来，顶部的根结点接收各个子结点发送的数据，然后再广播到整个拓扑网络。

网状拓扑：这种拓扑结构应用最为广泛，优点在于不易出现连接故障，而缺点在于组网过于复杂，不利于排查问题，且后期的运营维护成本会比较高。

注意：以太网的拓扑结构表达的是网络当中，各个设备结点之间的物理连接方式。

以太网通信动画演示

本节内容主要是通过一系列动画来演示以太网的基本通信过程，帮助大家建立起直观的概念。第一个动画演示的是一个基于同轴线缆连接的菊花链结构以太网，在节点2 向节点 4发送消息之前，需要监听当前网络的占用状态。如果当前网络处于空闲状态，节点2 就会开始数据传输（黄色屏幕闪烁），每个数据包都包含有目的地址、发送者地址、待传输的数据。线缆上传输的数据包将会被每一个节点接收到，但是由于其目的地址 是指向 4号节点，所以其它节点会忽略该数据包。然后节点 4在接收到数据包之后，会向节点 2号响应一个用于接收确认的数据包（紫色屏幕闪烁）：

接下来的动画，演示了节点 2 和节点 5同时发送数据包的情景，此时两个数据包会在传输线缆上发生碰撞，导致各个节点在指定的时间周期内监听不到信号。此时节点2会在延迟一段时间之后，继续重新发出数据包（对于菊花链拓扑方式，如果当前接入的节点过多，大量数据包有可能会同时发生碰撞，这会降低网络的响应速度，甚至瘫痪整个网络，所以菊花链拓扑当中不宜接入过多的节点）：

而下面的动画当中，则是将以太网的拓扑结构从菊花链，转变为了基于集线器的星型连接。此时节点1 向节点 4发送数据包，这些数据包都会先经过集线器之后再到达其它节点。虽然集线器无法解决数据包碰撞的问题，但是其集中布线的特点，能够自动绕开故障节点（目前集线器已经较少使用，取而代之的是交换机）：

在接下来的动画里，则是把以太网星型拓扑结构中的集线器更换为了交换机，此时交换机会解析出数据包当中的目标地址，然后将其转发给拥有该地址的节点。这样就可以避免向整个网络上的所有节点广播该数据包，从而引发数据包相互碰撞的问题：

目前，总线型拓扑基本已经被淘汰，并且被基于交换机的星型拓扑所取代。而菊花链拓扑则依然被应用于交换机级联、环形冗余网络等特定场景，但是在使用时需要注意其与总线型拓扑的区别：

总线型拓扑：所有节点通过各自的子线缆，并联到一条公共的母线缆上进行通信。
菊花链拓扑：各个节点之间，直接通过线缆逐个串联起来（不存在公共的总线）。

载波感知多址/冲突检测

以太网规范 IEEE 802.3当中，所有节点都共用一条传输介质，为了避免数据传输过程出现混乱，载波感知多址/冲突检测（CSMA/CD，CarrierSense Multiple Access/CollisionDetection）提供了一种正确组织数据传输的方法。（一边发送一边检测，发现冲突就停止发送，延迟随机时间之后继续发送），主要用于避免多个设备在同一时刻抢占通信链路，大家可以从如下三个维度进行理解：

CS载波侦听：监听线路的空闲状态，减少冲突发生的机会。
MA多址访问：多个节点共享一条传输介质，每个节点发送的数据，都可以被其它节点接收。
CD冲突检测：当两个节点同时发送的信号发生叠加之后，会导致线路上的电压摆动值超出正常值，基于此可以判断冲突的产生。

上面的流程图里，完整呈现了 CSMA/CD如下面表格当中的处理步骤：

首先，终端设备不停的检测共享线路的状态，如果线路空闲才会发送数据，否则就会一直等待；
然后，如果两个设备同时发送数据，必然会产生冲突，导致线路上传输的信号出现紊乱；
其次，终端设备检测到传输信号出现紊乱之后，就会立刻中断数据传输，并且产生JAM 干扰信号；
最后，终端设备会发送干扰脉冲通知其他设备，特别是相同时刻发送数据的设备，线路上已经产生了冲突，需要等待一段时间之后再行发送数据（检测到冲突之后的等待时间随机）。

注意：CSMA/CD 主要应用于10/100 Mbps 以太网，对于 1000 Mbps传输速率的千兆以太网以及更高传输速率的以太网，虽然名义上仍然支持CSMA/CD，但是实际上只在半双工模式下有效，目前普遍采用的全双工模式已经不再采用CSMA/CD。因为在全双工模式下，由于每个设备都存在与交换机的专用连接，设备之间可以通过交换式以太网络实现数据的同时收发。

MAC 和 PHY

在以太网协议的体系结构当中，介质访问控制 MAC 和物理层 PHY是两个非常重要的子层，它们分别实现了数据链路层下半部分和物理层的功能。通过两者的协同工作（基于后续介绍的媒体独立接口MII/RMII/SMII 和 GMII/RGMII/SGMII进行数据交互），才能够实现可靠的以太网数据传输：

MAC介质访问控制层芯片：工作在数据链路层下半部分，使用MAC 地址作为设备唯一标识，主要负责帧的封装/解封、介质访问控制、错误检测、流量控制；
PHY 物理层芯片：工作在物理层，通过 MII/RMII/SMII 或者GMII/RGMII/SGMII 接口规范与 MAC 连接，主要负责信号的编码/解码、适配不同的传输介质、信号时钟同步、速度和模式协商；
Magnetics 网络变压器：本质上是一个匝数比为1:1的电感线圈，主要用于实现信号的隔离、传输、匹配（不使用会导致传输距离受限）；
RJ45 连接器：带有 8个引脚，既可以作为千兆以太网使用（即MX(0~3)+ ~ MX(0~3)- 4 对 8线差分信号），也可以作为百兆以太网使用（TX/RX+ ~ TX/RX-2 对 4 线差分信号）；

RJ45 连接器

RJ45 连接器的英文全称为Registered Jack 45，主要应用于局域网（LAN，LocalArea Network）连接。该连接器具有 8 个触点，对应的 8条线缆通过双绞线构成 4组差分对。美国电信工业/电子工业协会 EIA/TIA 为RJ45 连接器及其对应线缆制定了 568B 和568A 两种线序连接标准：

T568A 线序标准:1-绿白、2-绿、3-橙白、4-蓝、5-蓝白、6-橙、7-棕白、8-棕。
T568B 线序标准:1-橙白、2-橙、3-绿白、4-蓝、5-蓝白、6-绿、7-棕白、8-棕。

两种线序衍生出了直通和交叉两种连接方式，其中直通连接方式，左右两侧均按照T568B线序标准进行连接，通常用于不同种类设备之间的连接（例如计算机与交换机）：

而交叉连接方式，一侧按照 T568A线序连接，另外一侧按照 T568B线序连接，通常用于两台相似设备的直连（例如两台计算机之间的直连）：

注意：使用 RJ45连接的以太网设备，可以划分为用于计算机网卡、路由器等的数据终端设备（DTE，DataTerminalEquipment）和用于交换机等的数字通信设备（DCE，DigitalCommunicationEquipment）两种类型。不同类型的以太网设备使用直通连接方式，而相同类型的以太网设备使用交叉连接方式（某些具备自协商机制的DCE 类型设备，也可以使用直通连接方式）。

遵循 10 Mbit/s 传输速率物理层线缆标准10Base-T 的 RJ45 连接器引脚功能说明如下表所示：

引脚编号	引脚名称	英文说明	中文说明
1	`TX+`	Tranceive Data +	发送数据（正）
2	`TX-`	Tranceive Data -	发送数据（负）
3	`RX+`	Receive Data +	接收数据（正）
4	NC	Not Connected	未使用
5	NC	Not Connected	未使用
6	`RX-`	Receive Data -	接收数据（负）
7	NC	Not Connected	未使用
8	NC	Not Connected	未使用

遵循 100 Mbit/s 传输速率物理层线缆标准100Base-T4 的 RJ45 连接器引脚功能说明如下表所示：

引脚编号	引脚名称	英文说明	中文说明
1	`TX D1 +`	Tranceive Data +	发送数据（正）
2	`TX D1 -`	Tranceive Data -	发送数据（负）
3	`RX D2 +`	Receive Data +	接收数据（正）
4	`BI D3 +`	Bi-Directional Data+	双向数据（正）
5	`BI D3 -`	Bi-Directional Data-	双向数据（负）
6	`RX D2 -`	Receive Data -	接收数据（负）
7	`BI D4 +`	Bi-Directional Data+	双向数据（正）
8	`BI D4 -`	Bi-Directional Data+	双向数据（负）

介质依赖接口 MDI/MDIX

介质依赖接口（MDI，Media DependentInterface）是一种用于连接 PHY 芯片 与 RJ45接口 以及 网络变压器 的接口标准：

注意：交叉介质依赖接口（MDIX，MediumDependent Interface Crossover）是 MDI 接口的线序交叉版本。

以太网线缆种类 CATx

基于速度、带宽、屏蔽、最大传输距离等指标，以太网的传输线缆被划分为了不同的种类（CAT，Category）：

线缆类别	TEST	传输速率	最大带宽
CAT 3	Category 3	`10 Mbit/s`	`16 MHz`
CAT 5	Category 5	`100 Mbit/s`	`100 MHz`
CAT 5e	Category 5E	`1000 Mbit/s`	`100 MHz`
CAT 6	Category 6	`1000 Mbit/s`	`250 MHz`
CAT 6a	Category 6A	`10 Gbit/s`	`500 MHz`
CAT 7	Category 7	`10 Gbit/s`	`600 MHz`
CAT 7a	Category 7A	`10 Gbit/s`	`1000 MHz`
CAT 8	Category 8	`40 Gbit/s`	`2000 MHz`

以太网供电标准 PoE

除了转发信号之外，未使用的以太网双绞线对还可以被用于供电，这种技术被称为以太网供电（PoE，Powerover Ethernet），相关的规范被定义在 IEEE 的802.3af 及其迭代版本当中：

供电技术	对应标准	最大功率
PoE	`IEEE 802.3af`	`15.4 W`
PoE+	`IEEE 802.3at`（类型 2）	`30 W`
PoE++	`IEEE 802.3bt`（类型 3）	`60 W`
PoE++	`IEEE 802.3bt`（类型 4）	`100 W`

IEEE 物理层线缆标准

以太网的传输介质主要有同轴线缆、双绞线、光纤等，电气电子工程师学会（IEEE，Instituteof Electrical and ElectronicsEngineers）为以太网物理传输线缆制定了一系列标准，下面的表格汇总了各种传输速率的以太网所对应的IEEE 线缆标准：

10 Mbit/s 线缆标准	100 Mbit/s 线缆标准	1000 Mbit/s 线缆标准	10 Gbit/s 线缆标准
10BASE-2	100BASE-T4	1000BASE-SX	10GBASE-T
10BASE-5	100BASE-TX	1000BASE-LX	10GBASE-LR
10BASE-T	100BASE-FX	1000BASE-TX	10GBASE-SR
10BASE-F	-	-	-

2019 年 IEEE 还推出有 10 Mbit/s速率的车载以太网物理接口标准10BASE-T1S（基于 802.3cg标准），其能够支持至少 8 个节点和 25 米长度的总线拓扑：

注意：上述表格当中的前缀10、100、1000、10G表示的是数据传输速率，后面的 BASE表示信号传输采用的是基带方式，而 -后续的数字和字母则代表了不同的物理传输介质，例如 T表示同轴电缆，TX表示双绞线，FX表示光纤。

十兆以太网线缆标准

10 Mbit/s 以太网线缆标准被定义在 IEEE802.3 规范当中，其线缆标准如下面表格所示：

线缆标准	线缆类型	有效距离
10BASE-5	同轴电缆（粗）	500 米
10BASE-2	同轴电缆（细）	200 米
10BASE-T	双绞线	100 米
10BASE-F	光纤	2000 米

注意：通常情况下，同轴电缆上的设备都是串连在一起的，单点故障就会导致整个网络的崩溃，所以同轴电缆标准10BASE-2、10BASE-5已经基本被淘汰。

百兆以太网线缆标准

100 Mbit/s 以太网在数据链路层方面与10 Mbit/s以太网没有区别，仅仅是在物理层方面提高了传输速率，百兆以太网的线缆标准如下面表格所示：

线缆标准	线缆类型	有效距离
100Base-T4	四对 3 类双绞线	100 米
100Base-TXs	两对 5 类双绞线	100 米
100Base-FX	单模/多模光纤	2000 米

注意：10BASE-T 和100BASE-TX 都工作在 5类双绞线上面，两者的不同点在于信号的传输速率，前者只有10 Mbit/s 的传输速率，后者则具备 100 Mbit/s的传输速率。除此之外，100BASE-T4 现在很少被使用。

千兆以太网线缆标准

100 Mbit/s 以太网对 IEEE 802.3标准进行扩展，其中 IEEE 802.3z标准用于光纤传输，而 802.3ab标准用于双绞线传输。传输速率从 100 Mbit/s提高了近十倍（达到1 Gbit/s），千兆以太网的线缆标准如下面表格所示：

线缆标准	线缆类型	有效距离
1000Base-LX	单模/多模光纤	316 米
1000Base-SX	多模光纤	316 米
1000Base-TX	超 5 类、6 类双绞线	100 米

注意：在前面的以太网传输技术当中，数据链路层将8位的数据提交到物理层，物理层经过变换处理之后发送到数据链路上进行传输，但是变换的结果依然是8 位。而千兆以太网采用了 8B10B编码技术，数据链路层将 8位数据提交到物理层的时候，物理层会将这8 位数据映射为 10 位进行发送。

万兆以太网线缆标准

10 Gbit/s 以太网基于 IEEE 802.3ae附加标准（后续可能会合并至IEEE 802.3），其线缆标准如下表所示。

线缆标准	线缆类型	有效距离
10GBASE-T	CAT-6A、CAT-7	1 百米
10GBase-LR	单模光纤	10 千米
10GBase-SR	多模光纤	数百米

注意：传输速率更快的 40/100 Gbit/s以太网标准已经于 2010 年制定完成，使用了IEEE 802.3ba 附加标准进行说明。

MAC 与 PHY 的连接规范

十兆/百兆媒体独立接口 MII/RMII/SMII和千兆媒体独立接口GMII/RGMII/SGMII，主要用于连接以太网的媒体访问控制层（MAC）芯片和物理层（PHY）芯片，依照数据传输方式的不同，可以将它们划分为如下两种类型：

并行传输协议：MII、GMII、RMII、RGMII；
串行传输协议：SMII、SGMII；

媒体独立接口 MII RMII SMII

媒体独立接口规范MII、RMII、SMII的传输速率可以达到 10 Mbps 或者100 Mbps，目前主要运用于 ARM微控制/微处理器内置 MAC 与 PHY 芯片的连接场景。

注意：接下来内容当中的数据位宽，是指一个时钟周期内传输的数据位数。

MII

媒体独立接口（MII，Media IndependentInterface）可以实现 10/100 Mbps 速率的以太网传输（时钟频率2.5/25 MHz，数据位宽 4 bit）：

发送侧 MAC-PHY 引脚	引脚名称	功能描述
TX_CLK	发送时钟	由 MAC 提供，用于同步发送控制信号。
TX_EN	发送使能	高电平时表示 MAC 正在发送数据。
TXD [3:0]	发送数据	4 位宽度的数据总线，用于从 MAC 向 PHY传输需要发出的数据。
TX_ER	发送错误	当 MAC检测到发送错误就会使能该信号（前级的 PHY 通常会丢弃该错误帧）。
TX_DV	发送数据有效	功能与 `TX_EN`基本相同（通常会将其与 `TX_EN` 短接）。

接收侧 PHY-MAC 引脚	引脚名称	功能描述
RX_CLK	接收时钟	由 PHY 提供，用于同步接收控制信号。
RX_DV	接收数据有效	高电平表示 PHY 正在接收数据。
RXD [3:0]	接收数据	4 位宽度的数据总线，用于从 PHY 向 MAC传输当前接收的数据。
RX_ER	接收错误	当 PHY检测到接收错误就会使能该信号（后级的 MAC 可以根据 `RX_ER`决定是否丢弃该错误帧）。
CRS	载波侦听	当 PHY检测到介质上存在载波信号的时候使能。
COL	冲突检测	当 PHY检测到冲突的时候使能（主要用于半双工模式，全双工模式通常不使用）。

管理侧引脚	引脚名称	功能描述
MDC	管理数据时钟	由 MAC 提供，用于同步 `MDIO`数据的传输。
MDIO	管理数据输入/输出	双向数据线，用于 MAC 和 PHY之间管理数据的交换。

RMII

简化媒体独立接口（RMII，Reduced Media IndependentInterface）是一种精简了引脚的 10/100 Mbps接口，通过提升时钟频率保持与 MII 相同的传输速率（时钟频率50 MHz，数据位宽 2 bit）：

MAC-PHY 共用引脚	引脚名称	功能描述
REF_CLK	参考时钟	RMII 的 `50 MHz`参考时钟同时被用于接收和发送，可以由 MAC 或者 PHY来提供，另外一个设备必须将其作为输入时钟。
RXD [1:0]	接收数据	用于从 PHY 向 MAC传输当前接收到的数据（相比于 MII 拥有 4 根数据线，RMII 只有 2根数据线）。
TXD [1:0]	发送数据	用于从 MAC 向 PHY传输当前需要发送的数据。
TX_EN	发送使能	高电平时表示 MAC 正在发送数据。
CRS_DV	载波侦听/接收数据有效	半双工模式下作为载波侦听，全双工模式下作为接收数据有效。
RX_ER	接收错误	当 PHY 检测到错误时使能（后级的 MAC可以根据 `RX_ER` 决定是否丢弃该错误帧）。

注意：半双工是指同一时刻只能接收或发送数据，而全双工则是指可以同时接收和发送数据。

管理侧引脚	引脚名称	功能描述
MDC	管理数据时钟	由 MAC 提供，用于同步 `MDIO`数据的传输。
MDIO	管理数据输入/输出	双向数据线，用于 MAC 和 PHY之间管理数据的交换。

SMII

串行媒体独立接口（SMII，Serial Media IndependentInterface）是一种串行化的 10M/100 Mbps接口，通过进一步提升时钟频率，以保持与 MII 相同的传输速率（时钟频率125 MHz，数据位宽 1 bit）：

发送侧 MAC-PHY 引脚	引脚名称	功能描述
TX_CLK	发送时钟	由 MAC 提供，用于同步发送控制信号。
TX_EN	发送使能	高电平时表示 MAC 正在发送数据。
TXD	发送数据	串行数据发送信号，用于从 MAC 向 PHY传输发送信号。

接收侧 PHY-MAC 引脚	引脚名称	功能描述
RX_CLK	接收时钟	由 PHY 提供，用于同步接收控制信号。
RX_DV	接收数据有效	高电平时表示 PHY 正在接收数据。
RXD	接收数据	串行数据接收信号，用于从 PHY 向 MAC传输当前接收到的数据。
RX_ER	接收错误	当 PHY 检测到接收错误时使能。

管理侧引脚	引脚名称	功能描述
MDC	管理数据时钟	由 MAC 提供，用于同步 `MDIO`数据的传输。
MDIO	管理数据输入/输出	双向数据线，用于 MAC 和 PHY之间管理数据的交换。

千兆媒体独立接口 GMII RGMIISGMII

千兆媒体独立接口规范GMII、RGMII、SGMII的传输速率可以高达 1000 Mbps，目前主要应用于FPGA 芯片内置 MAC 与 PHY 芯片的连接场景。

GMII

千兆媒体独立接口（GMII，Gigabit Media IndependentInterface）可以实现 1000 Mbps 速率的以太网传输，其在 MII接口的基础之上，大幅度提升了数据位宽和时钟频率（时钟频率125 MHz，数据位宽 8 bit）：

发送侧 MAC-PHY 引脚	引脚名称	功能描述
TX_CLK	发送时钟	由 MAC 提供，用于同步发送控制信号。
TX_EN	发送使能	高电平时表示 MAC 正在发送数据。
TXD [7:0]	发送数据	8 位数据总线，用于从 MAC 向 PHY传输当前需要发送的数据。
TX_ER	发送错误	当 MAC检测到发送错误就会使能该信号（前级的 PHY 通常会丢弃该错误帧）。
TX_DV	发送数据有效	功能与 `TX_EN`基本相同（通常会将其与 `TX_EN` 短接）。

接收侧 PHY-MAC 引脚	引脚名称	功能描述
RX_CLK	接收时钟	由 PHY 提供，用于同步接收控制信号。
RX_DV	接收数据有效	高电平时表示 PHY 正在接收数据。
RXD [7:0]	接收数据	8 位数据总线，用于从 PHY 向 MAC传输当前接收到的数据。
RX_ER	接收错误	当 PHY 检测到接收错误时使能（后级的 MAC可以根据 `RX_ER` 决定是否丢弃该错误帧）。
CRS	载波侦听	当 PHY 检测到介质上有载波信号时使能。
COL	冲突检测	当 PHY检测到冲突时使能（主要用于半双工模式，全双工模式通常不使用）。

RGMII

简化千兆媒体独立接口（RGMII，Reduced Gigabit MediaIndependent Interface），通过在一个时钟周期的上升沿读取TX/RX 数据的 0 ~ 3 位，下降沿读取4 ~ 7 位，实现在一个时钟周期读取 8 位数据（时钟频率125 MHz 数据位宽 4 bit）：

MAC-PHY 共用引脚	引脚名称	功能描述
CLK	双向时钟	通常由 PHY提供，会同时被应用于接收和发送，RGMII 需要精确的`2.5ns`（1/4 个时钟周期）时序对齐
TXD [3:0]	发送数据	4 位数据总线，用于从 MAC 向 PHY传输需要发送的数据。
RXD [3:0]	接收数据	4 位数据总线，用于从 PHY 向 MAC传输当前接收到的数据。
TX_EN	发送使能	高电平时表示 MAC正在发送数据（`10/100 Mbps` 模式下也可被用于 `COL`冲突检测）。
RX_DV	接收数据有效	高电平时表示 PHY正在接收数据（`10/100 Mbps` 模式下也可被用于 `CRS`载波侦听）

注意：RGMII 简化了TX_ER 和 RX_ER两个用于错误信号处理的引脚，取而代之的是在时钟信号的上升沿传递TX_EN / RX_DV 信号，而在下降沿传递TX_ER / RX_ER 信号。

管理侧引脚	引脚名称	功能描述
MDC	管理数据时钟	由 MAC 提供，用于同步 `MDIO`数据的传输。
MDIO	管理数据输入/输出	双向数据线，用于 MAC 和 PHY之间管理数据的交换。

SGMII

串行千兆媒体独立接口（SGMII，Serial Gigabit MediaIndependent Interface）是一种串行传输的 GMII 接口（时钟频率1250 MHz，数据位宽 1 bit）：

MAC-PHY 共用引脚	引脚名称	功能描述
TX+	发送正极	差分发送信号的`+` 正极。
TX-	发送负极	差分发送信号的`-` 负极。
RX+	接收正极	差分接收信号的`+` 正极。
RX-	接收负极	差分接收信号的`-` 负极。
REFCLK	参考时钟	通常情况下，SGMII的时钟信号内嵌在串行数据流当中，但是某些 SGMII实现也会需要单独的参考时钟。

管理侧引脚	引脚名称	功能描述
MDC	管理数据时钟	由 MAC 提供，用于同步 `MDIO`数据的传输。
MDIO	管理数据输入/输出	双向数据线，用于 MAC 和 PHY之间管理数据的交换。

注意：SGMII 具备 1.25GHz的串行数据速率，但是由于使用了 8b/10b 编码（将 8 位转换为10 位数据），增加了额外的性能开销，因而实际的数据吞吐量为1Gbps。

控制器区域网络 CAN 总线协议图解

2025-04-30T16:00:00.000Z

控制器区域网络（CAN，Controller AreaNetwork）总线协议规范正式发布于 1986年，由德国博世公司为解决汽车电子系统当中，复杂的线束问题而设计。1991年发布的 CAN 2.0 A/B规范的推出标志着其开启了标准化的进程。1993 年推出的 ISO11898标准进一步巩固了其国际规范地位。伴随汽车电子和工业控制增涨的通信需求，2012年发布的 CAN FD 进一步提升了带宽与数据长度。而 2020年发布的 CAN XL则能够支持更大数据量的传输，从而适应未来的智能化场景。

CAN 总线协议发展至今日，已经以其低成本、高实时性、高可靠性、优秀的抗干扰能力，成为当下使用极为广泛的标准化串行通信协议，被大面积运用于工业控制、汽车电子、航空航天等对于可靠性要求较高的领域。众所周知，理工类技术的最佳学习方式，往往需要基于最为直观的理解，而大量的示意图和表格正是化繁为简的利器。本文就将通过一系列丰富的图片与表格，来展示CAN总线协议的各个技术细节，以便让大家能够快速的理解这款倍受工程师欢迎的总线通信协议。

CAN 总线发展历程

控制器区域网络（CAN，Controller AreaNetwork）是一款广泛应用于汽车和工业领域的现场总线协议，由德国博世 BOSCH公司于 1983年推出，用于解决汽车电子系统中复杂的线束连接问题，以实现各个电子控制单元（ECU，ElectronicControl Unit）之间的可靠通信：

接下来的表格里，展示了 CAN 总线规范自发布以来，从 CAN1.0、CAN 2.0、CAN FD 到CAN XL 的技术演进路线：

特性	CAN 1.0	CAN 2.0	CAN FD	CAN XL
标准	博世公司首先发布	ISO 11898-1:1993/2003	ISO 11898-1:2015	ISO 11898-1:2024
数据长度	8 字节	8 字节	64 字节	2048 字节
通信速率	`1 Mbit/s`	`1 Mbit/s`	`2/5/8 Mbit/s`	`20 Mbit/s`
标识符长度	`11 位`标准格式	`11/29 位`扩展格式	同 CAN 2.0	同 CAN 2.0
CRC 校验位	15 位	15 位	17/21 位	32 位

CAN 灵活数据速率总线（CANFD，Controller Area Network Flexible Data Rate）；
CAN 扩展数据域长度总线（CANXL，Controller Area Network Extended Data-field Length）；

注意：ISO 11898-1 国际标准定义了CAN 规范的核心部分，即数据链路层（Data LinkLayer）和物理层（Physical Layer）的相关标准。

ISO 11898 标准化规范

ISO 11898 是 ISO 国际标准化组织针对 CAN总线制定的一系列国际标准，该系列标准被划分为多个部分（通过最后的数字进行区分），分别对应于不同速率的CAN 总线类型：

协议部分	协议名称	英文名称
ISO 11898-1	CAN 数据链路层	Data Link Layer
ISO 11898-2	高速 CAN	High-Speed CAN
ISO 11898-3	低速容错 CAN	Low-Speed Fault-Tolerant CAN
ISO 11898-4	时间触发 CAN	Time-Triggered CAN
ISO 11898-5	灵活数据速率 CAN	Flexible Data Rate
ISO 11898-6	扩展数据域长度 CAN	Extended Data-field Length

上面表格当中的 ISO 11898-1 主要定义了 CAN 总线的数据链路层，也就是定义了数据在单个链路上如何进行传输，其主要解决了如下几个方面的问题：

如何将数据组装为数据块（该数据块就是帧，是数据链路层的基本传送单位）；
如何控制帧在物理信道上的传输（包括如何处理传输错误，如何调节发送速率）；
提供网络节点之间数据链路的管理（建立、维持、释放）。

注意：许多书籍和资料上提到的 ISO11519-2 已经于 2006 年被 ISO 11898-3整合并且取代，成为了新的低速容错 CAN 标准。

CAN 总线与 OSI 模型

开放系统互连模型（OSI，Open System Interconnect）由ISO 国际标准化组织于 1985年正式制订使用，主要定义了网络互连的七层架构（物理层、数据链路层、网络层、传输层、会话层、表示层、应用层），通常也被称作OSI 参考模型：

CAN 总线规范 ISO 11898 与 OSI模型的对应关系如下图所示，其中 ISO 11898-1 定义了 CAN协议的数据链路层（Data Link），而 ISO11898-2 则是定义了高速 CAN总线的物理层（Physical）。简而言之，ISO 11898-1是协议基础，而 ISO 11898-2 是物理层实现：

除此之外，数据链路层还被进一步划分为了媒介访问控制（MAC，MediumAccess Control）和逻辑链路控制（LLC，Logical LinkControl）两个子层。在下面的表格当中，更加详细的展示了 CAN 总线在 OSI模型各层的定义事项：

CAN 总线的网络拓扑

如前所述，CAN 总线被划分为高速 CAN（定义于ISO 11898-2 规范），以及低速容错CAN（定义于 ISO 11519-2 以及后续的ISO 11898-3 规范）两种类型，这种划分方式会体现在CAN收发器芯片的规格书当中，进行参数选型时需要格外关注这个参数（下图是NXP 公司的经典 CAN 收发器芯片 TJA1050的数据手册首页）：

高速 CAN属于闭环总线网络，总线两端各连接一个 120 Ω的电阻，并且通过信号线形成回路，适用于高速、短距离的通信，通信速率通常在125Kbps ~ 1Mbps，其在 1 Mbps通讯速率下，总线通信距离可以达到 40m长度，其基本网络拓扑如下图所示：

低速容错 CAN属于开环总线网络，两条信号线分别串联一个2.2KΩ 电阻，然后独立连接到 CAN 总线的 CAN_High与 CAN_Low上面，并不会构成环路，适用于低速、远距离的通信。通信速率最高只能达到125 Kbps，其在 40 Kbps速率时，总线最长通信距离可以高达 1000m 长度：

CAN 总线上的数据采用 CANH（即上图中的CAN_High）和 CANL（即上图中的CAN_Low）两条信号线进行差分传输（后续会讨论采用差分信号传输的原因），然后通过两个信号之间的差值，来获取当前CAN 总线网络上传输的有效电平值：

\[V_{有效电平} = V_{CANH} - V_{CANL}\]

注意：有效电平为显性（Dominant[ˈdɒmɪnənt]）表示逻辑信号0，有效电平为隐性（Recessive[rɪˈsesɪv]）表示逻辑信号 1。

根据 ISO11898-2 和 ISO11898-3两款国际规范，差分信号线 CANH 与 CANL上面传输的电平值，需要遵循下面表格当中定义的范围：

根据上面表格当中的数据，就可以获得不同 CAN总线网络上面，隐性电平与显性电平的典型电压差值：

高速 CAN总线：隐性电平（相当于逻辑1）典型值为 $V_{CANH} - V_{CANL}= 0V$ 表示，显性电平（相当于逻辑0）典型值为 $V_{CANH} - V_{CANL}= 2.0V$。
低速容错 CAN总线：隐性电平（相当于逻辑1）典型值为 $V_{CANH} - V_{CANL}= -1.5V$，显性电平（相当于逻辑0）典型值为 $V_{CANH} - V_{CANL}= 3.0V$。

注意：CAN总线网络当中，只要一个节点输出显性电平，整个总线就会呈现出显性电平。只有当所有的节点都输出隐性电平的时候，总线才会呈现为隐性电平。

差分信号传输原理

下图所示的高速 CAN 总线网络，采用了阻抗为 120Ω的闭环总线结构，两端分别连接有一枚 120Ω的端接电阻（防止信号在 CAN总线上出现反射），线材方面通常使用的是双绞线：

注意：通常情况下，CAN总线上的设备节点都会连接到公共的地平面，从而具备有相等的接地电位。

CAN 总线之所以采用差分信号（DifferentialSignaling）进行传输，原因在于单端信号（Single-EndedSignaling）的连接方式容易受到电磁干扰，导致传输线路上出现尖峰电压，致使系统错误的将其判断为高电平1，从而破坏传输信号的完整性。

例如上面的波形图当中，应当传输的正确信号为00011000，由于受到尖峰电压的干扰，接收端实际读取到的信号变成了01011011。而 CAN 总线采用 CANH 和CANL两个相位相反，幅值一致的差分信号来传输数据，并且从信号的电位差当中提取有效的电平数据：

\[V_{有效电平} = V_{CANH} - V_{CANL}\]

例如对于使用 3.3V 电平信号的 CAN总线，其数据使用显性和隐性两种状态进行传输（这些状态源自于CANH 和 CANL 两条信号线之间的电位差）：

显性状态（Dominant State）：表示逻辑信号0，此时 CANH 和 CANL之间的电位差约为 3.5V - 1.5V = 2V；
隐性状态（Recessive State）：表示逻辑信号1，此时 CANH 和 CANL之间的电位差约为 2.5V - 2.5V = 0V；

CAN 总线差分信号传输方式的抗干扰能力，主要来源于 CANH 和CANL组成的双绞线，它们同时接收到的尖峰电压噪声幅值基本一致。而噪声幅值保持一致的两个信号，其电位差等效于没有受到噪声的干扰，具体可以参考下面的示意图：

CAN 总线节点的构成

通常情况下，MCU微控制器只能产生数字信号，因而需要额外连接一片用于产生差分信号的CAN 收发器，共同形成一个 CAN 总线节点：

CAN 总线属于异步半双工的通信协议，因而 CAN收发器具备有 TXD（数据发送）和RXD（数据接收）两个引脚，用于与 MCU微控制器交换数据，并且将单端的 TXD/RXD 数字信号转换为差分的CANH/CANL 信号：

CAN 收发器 芯片的额定工作电压通常为5V，在与工作电压同样为 5V 的 MCU微控制器协同工作的时候，双方都可以通过 5V 的LDO 或者 DC-DC电源进行供电，并且两者需要形成共地连接：

如果 MCU 微控制器的额定工作电压为 3.3V，那么就必须分别采用两颗 3.3V 和 5V的电源进行供电，并且两者依然需要形成共地连接关系：

带屏蔽的双绞线连接

为了增强 CAN总线网络的抗干扰能力，各个节点之间通常会采用屏蔽线进行连接，屏蔽线的显著特征是导线外层包裹有铝箔制成的屏蔽层（通常接地处理），下图直观的展示了单层 和 双层 屏蔽线材的剖面结构：

下面的示意图给出了双芯单层屏蔽线、双芯双层屏蔽线、三芯单层屏蔽线三种类型线缆的接线示意图：

这三张示意图当中的 PE指代的是设备的金属外壳（设备铁壳），默认情况下其已经连接到大地。而在接下来的两张接线示意图当中，线缆的屏蔽层通过左侧节点的PE 端口进行了单点接地（右侧节点的PE 端口被断开）：

单点接地（Single PointGrounding）的核心思想是通过将所有接地路径集中到单一的接地点，从而消除地电位差和环路电流。

注意：无论是哪种类型的线缆，都需要根据现场的情况进行合理调整，任何时候都要确保屏蔽线 或者 地线可靠的单点接地。

CAN 控制器/收发器

上面已经简单介绍过一个CAN 总线节点通常是由CAN 控制器（CAN Controller）和 CAN收发器（CANTransceive）共同构成的，接下来的内容会对两者的功能进行明确的定义，以避免大家在器件选型的时候出现混淆：

CAN 控制器：负责 CAN总线数据链路层的处理，其核心功能包括报文的封装/解析（帧格式、ID、数据长度等）、错误检测（CRC校验、帧校验等）、总线仲裁（管理多节点的优先级）、位定时控制（时序同步、位填充等）。
CAN 收发器：负责在物理层将 CAN控制器发出的逻辑电平 TX/RX 转换为差分信号CAN_H/CAN_L，并且通常还具备有避免共模干扰、进行电气隔离 的作用。

为了便于大家理解，在接下来的表格里，言简意赅的总结了 CAN 控制器和 CAN收发器的区别：

特性	CAN 控制器芯片	CAN 收发器芯片
核心功能	协议处理	电平转换
接口方向	连接至主控芯片	连接至物理 CAN 总线（双绞线）
通信层级	数据链路层（OSI Layer2）	物理层（OSI Layer1）
典型芯片	`MCP2515`、`SJA1000`、`MCU 片内外设`	`TJA1050`、`SN65HVD230`

速率单位 MB/s 与 Mbps

兆字节每秒（MB/s，Megabytes PerSecond）和 兆比特每秒（Mbps 或Mbit/s，Megabits PerSecond）都是用于衡量数据传输速率的单位：

1 MB/s 表示每秒传输 1百万个字节 Bytes 的数据。
1 Mbps 表示每秒传输 1百万个比特位 bits 的数据。

根据 1 Byte = 8 Bits，可以将 MB/s 与Mbps 的换算关系联立为如下的推导公式：

\[1 Byte = 8 Bits\implies\begin{cases}1 MB/s = 8 Mbps \\1 Mbps = 0.125 MB/s\end{cases}\]

注意：大写的 B通常用于表示字节 Byte，而小写的b 则通常用来表示比特位bit。

通信帧类型的划分

CAN总线协议当中的帧类型，主要用于区分不同用途的数据传输格式。CAN总线协议存在有数据帧、遥控帧、错误帧、过载帧、帧间隔五种帧（Frame）类型，其中 数据帧 和遥控帧拥有标准和扩展两种格式（标准格式拥有11 位标识符，扩展格式拥有 29 位的标识符）：

数据帧：用于 发送单元 向接收单元 传送数据。
远程帧：用于 接收单元向具有相同标识符的 发送单元请求数据。
错误帧：用于在检测出 错误的时候，向其它单元发送错误通知。
过载帧：用于 接收单元通知其尚未做好接收准备。
帧间隔：用于分离数据帧、遥控帧与其它的帧。

CAN总线协议当中的标识符，在许多英文资料的原文当中被称为ID，也就是英文 Identifier的缩写形式。在接下来的内容里，我们将会分门别类、图文并茂的介绍这五种帧类型。

注意：技术资料当中经常提到的报文是指通信总线上传输的完整信息单元，而帧则主要是指报文在物理层面上的传输格式。

帧类型 - 数据帧

CAN 总线网络里的数据帧（DataFrame），主要由如下图所示的 7 个信号片段所构成：

帧起始段：表示数据帧开始的段。
仲裁段：表示该数据帧优先级的段。
控制段：表示数据的字节数以及保留位的段。
数据段：数据携带的具体内容，可以发送0~8 个字节的数据。
CRC段：用于检查数据帧传输错误的段。
ACK段：用于确认正常接收的段。
帧结束段：表示数据帧结束的段

帧起始段

帧起始指的是帧最开始的一位，也被称为SOF（Start ofFrame）。帧起始默认为显性（逻辑 0），表示CAN_H 和 CAN_L 上面存在电位差，CAN总线上面一旦出现 SOF 就表明有报文出现。

CAN 总线上总是存在有 显性电平（逻辑0）和 隐性电平（逻辑1）两种信号：

显性状态（Dominant [ˈdɑːmɪnənt]）：相当于逻辑电平0，即本文示例图片当中的英文标识 D；
隐性状态（Recessive [rɪˈsesɪv]）：相当于逻辑电平1，即本文示例图片当中的英文标识 R；

注意：只要有一个节点输出显性电平，CAN总线就会表现为显性电平。只有当所有节点都输出隐性电平，CAN总线才会表现为隐性电平。

仲裁段

仲裁段用于判定帧的优先级，标准格式和扩展格式在仲裁段的构成有所不同。其中，标准格式拥有11 位标识符，而扩展格式则拥有29位标识符（11位基本标识符 + 18位扩展标识符）：

标准格式仲裁段当中的远程传输请求位（RTR，RemoteTransmission Request）：CAN 总线数据帧 仲裁段的组成部分，主要用于区分数据帧和远程帧，其状态决定了当前帧是用于发送数据 还是 请求数据。
扩展格式仲裁段当中的替代远程请求位（SRR，SubstituteRemote Request）：主要用于兼容 标准帧 与扩展帧 的仲裁机制，确保 扩展帧 不会错误的覆盖标准帧，同时确保 CAN 总线的优先级机制。
扩展格式仲裁段当中的标识符扩展位（IDE，IdentifierExtension）：用于区分标准帧和扩展帧，其在扩展帧当中固定取值为隐性（逻辑1），其值会影响到标识符ID 的长度与仲裁的优先级。

注意：标准格式的 11 位标识符，以及扩展格式的 11位基本标识符，都禁止仲裁段的高 7位全部是隐性的逻辑 1，即禁止被设定为ID = 1111111XXXX。

控制段

控制段用于表达数据段的字节长度，主要由6 个位构成（其中 2 个保留位，4个数据长度位），标准格式和扩展格式在控制段的构成也有所不同：

上图当中的保留位 r0 和 r1两个位必须全部以显性电平（逻辑0）发送。而数据长度码（DLC，Data LengthCode）则由四个位构成（也就是 0 ~ 8的四位二进制表示），其与数据段字节长度的对应关系如下面表格所示：

数据段长度	数据长度码第 3 位	数据长度码第 2 位	数据长度码第 1 位	数据长度码第 0 位
0 字节	显性 D（逻辑`0`）	显性 D（逻辑`0`）	显性 D（逻辑`0`）	显性 D（逻辑`0`）
1 字节	显性 D（逻辑`0`）	显性 D（逻辑`0`）	显性 D（逻辑`0`）	隐性 R（逻辑`1`）
2 字节	显性 D（逻辑`0`）	显性 D（逻辑`0`）	隐性 R（逻辑`1`）	显性 D（逻辑`0`）
3 字节	显性 D（逻辑`0`）	显性 D（逻辑`0`）	隐性 R（逻辑`1`）	隐性 R（逻辑`1`）
4 字节	显性 D（逻辑`0`）	隐性 R（逻辑`1`）	显性 D（逻辑`0`）	显性 D（逻辑`0`）
5 字节	显性 D（逻辑`0`）	隐性 R（逻辑`1`）	显性 D（逻辑`0`）	隐性 R（逻辑`1`）
6 字节	显性 D（逻辑`0`）	隐性 R（逻辑`1`）	隐性 R（逻辑`1`）	显性 D（逻辑`0`）
7 字节	显性 D（逻辑`0`）	隐性 R（逻辑`1`）	隐性 R（逻辑`1`）	隐性 R（逻辑`1`）
8 字节	隐性 R（逻辑`1`）	显性 D（逻辑`0`）	显性 D（逻辑`0`）	显性 D（逻辑`0`）

注意：数据段的有效字节长度只有0 ~ 8 个字节，但是接收节点并不会将 9 ~ 15的值视为错误。

数据段

数据段可以存放 0 ~ 8个字节的数据（长度由控制段中的数据长度码进行标识），数据传输时遵循高位优先的原则：

CRC 段

CRC 段主要是由 15 位的 CRC计算值，和 1 位的 CRC界定符构成：

CAN 总线引入了循环冗余校验（CRC，Cyclic RedundancyCheck）来检测传输错误，即收发双方都会基于帧起始、仲裁段、控制段、数据段计算 CRC 值来检测数据传输错误。

ACK 段

ACK 段用来确认是否正常接收（通过接收单元 发送，而 发送单元 无需发送），主要由1 位的 ACK 槽（ACK Slot）和 1 位的 ACK界定符（ACK Delimiter）共同组成：

ACK 是英文Acknowledgment（应答信息）的缩写形式，顾名思义，主要是用于确认数据帧、遥控帧是否被至少一个CAN 总线节点正确接收（并且不会出现填充错误、格式错误、CRC 校验错误）。

帧结束段

帧结束段（EOF，End of Frame）用于标识数据帧、遥控帧的结束，从而确保 CAN 总线恢复到空闲状态，其值固定为 7位 隐性位（逻辑 1），也就是连续的 7 个1（也就是 1111111）：

帧类型 - 远程帧

远程帧（Remote Frame）用于在 CAN总线网络当中请求数据，远程帧主要由如下 6个信号片段组成（相比于前面介绍的数据帧，两者最大的区别在于远程帧没有数据段）:

帧起始段：表示数据帧开始的段。
仲裁段：表示该数据帧优先级的段。
控制段：表示数据的字节数以及保留位的段。
CRC段：用于检查数据帧传输错误的段。
ACK段：用于确认正常接收的段。
帧结束段：表示数据帧结束的段

对于远程帧与没有 数据段的数据帧（可用于各节点之间的心跳连接，或者其仲裁段就携带着有效信息），可以通过远程帧当中的远程传输请求位RTR 进行区分，远程帧的 RTR位总是保持为隐性（逻辑1）。除此之外，由于远程帧没有数据段，所以其控制段当中的数据长度码 需要以其所请求的数据帧的 数据长度码进行表示。

帧类型 - 错误帧

CAN 总线的错误帧（ErrorFrame）用于在检测到错误时通知其它节点，并且触发错误恢复机制。错误帧主要由错误标志（ErrorFlag）和错误界定符（Error Delimiter）两部分组成：

错误标志：包含主动错误标志（由 6个显性位逻辑 0 组成）和被动错误标志（由 6个隐性位逻辑 1组成）两种类型（具体取决于节点的错误状态属于主动还是被动）。
错误界定符：由 8 个隐性位逻辑 1组成，用于标识该错误帧结束。

帧类型 - 过载帧

过载帧（Overload Frame）是 CAN总线协议当中，用于处理节点接收过载（无法及时处理数据）的一种机制，过载帧由过载标志（Overload Flag）和过载界定符（Overload Delimiter）两部分组成：

过载标志：用于标识当前节点出现过载，由 6个显性位逻辑 0 组成。
过载界定符：用于标识过载标志的结束，由 8个隐性位逻辑 1 组成。

注意：过载帧的结构与错误帧类似，但是各自的触发条件与用途不同。

帧类型 - 帧间隔

帧间隔（Inter Frame Space）用于分隔数据帧 和远程帧，即将本帧与前面的其它帧分隔开来（过载帧和错误帧前面，不能插入帧间隔），从而确保前一帧完全结束（此时可以认为总线空闲）。帧间隔由3 个隐性位（逻辑 1）组成，也就是111，通常位于帧结束段（EOF）之后：

优先级仲裁机制

当 CAN总线网络空闲的时候，最先发送消息的节点优先级更高。当多个节点同时发送数据的时候，每个节点的发送单元会从仲裁段的第1 位开始逐位进行仲裁，连续输出显性电平（逻辑0）最多的节点，所发送的数据具有更高的优先级：

注意：CAN总线的这种优先级仲裁机制被称作非破坏性逐位仲裁（BitwiseArbitration），确保优先级高的报文会优先发送，而优先级低的报文自动延迟发送。

数据帧 & 遥控帧

具有相同 ID的数据帧和远程帧在竞争总线优先级时，仲裁段最后的远程传输请求位RTR 为显性（逻辑0）的数据帧具有更高的优先权，其仲裁过程如下面示意图所示：

标准格式 & 扩展格式

当 CAN 总线当中，标准格式和扩展格式前 11 位的 ID标识符相同时，其优先级将会通过逐位仲裁机制进行比较，此时仲裁段当中的以下数据会参与到优先级的仲裁：

数据段	标准帧（11 位标识符）	扩展帧（29 位标识符）
前 11 位	完整 ID（只有 11 位）	扩展帧前 11 位（与标准帧相同）
`SRR` 位	无，等效为显性（逻辑`0`）	固定隐性（逻辑`1`，替代 RTR 位）
`IDE` 位	无，等效为显性（逻辑`0`）	固定隐性（逻辑`1`，标识扩展帧）

参考上面的这张示意图，可以将 CAN总线的优先级仲裁流程总结成下面的三个步骤：

比较 11 位标识符：如果前 11 位不同，ID 值更小的帧优先级更高（显性 0优先于隐性 1）。如果前 11 位相同，继续比较后续控制位（SRR 和IDE）。
比较替代远程请求位SRR（仅扩展帧）：标准帧没有显式的SRR 位，默认被隐式的等效为显性电平（逻辑0），而 扩展帧的 SRR位固定为隐性电平（逻辑1）。由于标准帧显性电平（逻辑0）的优先级高于扩展帧的隐性电平（逻辑1），因而相比较而言，标准帧的优先级会更高。
比较标识符扩展位IDE：标准帧同样没有显式的 IDE位，同样被默认等效为显性电平（逻辑 0），而扩展帧的 IDE位固定为隐性电平（逻辑1），所以标准帧的优先级依然更高。

位填充机制

CAN 总线的位填充（Bit Stuffing）机制是在连续 5个相同电平位之后，自动插入 1个反向的电平位。该机制主要用于同步 CAN总线的时钟和进行错误检测，从而确保数据传输的可靠性。

CAN收发器的发送单元与接收单元，它们各自的位填充机制分别如下面列表所示：

发送单元在发送数据帧和远程帧时，对于SOF ~ CRC 位之间的数据，相同电平如果持续 5 位，就会在第 6位插入一位与前 5 位反向的电平。
接收单元在接收数据帧和远程帧时，对于SOF ~ CRC 位之间的数据，相同电平如果持续 5 位，就需要删除第6 位之后再进行接收。如果第 6 位的电平值与前 5位相同，那么就会被视为位填充错误，并且触发错误帧的发送。

错误处理机制

CAN 总线上的错误可以划分为位错误、填充错误、CRC 错误、格式错误、ACK 错误一共五种类型，这些错误的种类、内容、发生帧、检测单元，已经被分门别类的整理到下面的表格当中：

注意：上述表格当中的这些错误，即可能单独发生，也可能同时发生。

接下来的列表里，说明了 位错误、格式错误以及 填充错误 之间，一些容易混淆的触发原因：

当仲裁段输出隐性电平，但是检测出显性电平时，将会被视为仲裁失利，而非是位错误。
在仲裁段作为填充位输出隐性电平时，但检测出显性电平时，将不会被视为位错误，而是填充错误。
发送单元在 ACK段输出隐性电平，但检测到显性电平时，将会被判断为其它单元的ACK 应答，而非位错误。
当错误帧输出由 6 个隐性位（逻辑1）组成的被动错误标志，但是检测到其中一位是显性位（逻辑0）的时候，这种情况下 CAN 总线将会等待检测出 6个显性或者隐性的连续相同位，并不会被视为位错误。
当接收单元检测出 EOF 帧结束段（由 7个隐性位组成）的时候，如果接收到的第 8位为显性电平，这种情况不会被视为格式错误。
当接收单元检测到 DLC数据长度码（长度仅 0 ~ 8 个字节）出现 9∼15的值时，也不会被视为格式错误。

当 CAN总线当中检测到上述的错误时，就会开始在错误帧当中输出错误标志（Error Flag）：

主动错误标志：由处于主动错误状态的CAN 总线节点输出；
被动错误标志：由处于被动错误状态的CAN 总线节点输出；

当 CAN总线节点的错误帧发送完毕之后，就会再次发送数据帧或者远程帧。不同错误类型的输出时序（也就是输出的时机）会有所区别，具体如下面列表所示：

位错误、填充错误、格式错误、ACK 错误：从检测到错误之后的下一位开始，就会输出错误标志。
CRC 错误：从 ACK 段 的 ACK界定符 之后的下一位，开始输出错误标志。

数据位的构成

位速率（Bit Rate）和波特率（BaudRate）都是表达信号传输速率的单位，它们各自的定义分别如下所示：

位速率：表示的是每一秒钟所能够传输的二进制位的数量，也被称作比特率，例如8bit/s 表示的就是 1 秒时间传输了 8 个位。
波特率：表示每一种钟所能够传输的码元数量（即脉冲个数或者信号变化次数），这里的码元可以是多进制的，既可以携带1bit的数据（此时就等效于比特率），也可以携带2bit 甚至 4bit 的数据。

CAN 总线的传输速率采用比特位 bit来进行描述，其中传输的每一个比特位都会被划分为SS、PTS、PBS1、PBS2四个段，每个段又会由若干个时间量子（Tq,Time Quantum）构成（这里的 Tq 就是 CAN总线时序的最基本单位）：

同步段（SS，Sync Segment）：CAN 总线上 1个位的输出是从同步段开始的，如果信号的跳变沿位于同步段范围以内，就表示该节点与CAN 总线的时序同步，此时采样点的电平状态就会被采纳，同步段的大小固定为1Tq。
传播段（PTS，Propagation Segment）：用于补偿信号在CAN 总线网络传播的物理延迟，包括发送节点的输出延迟、CAN 总线信号的传播延迟、接收节点的输入延迟，该段的时间为各个延迟时间之和的两倍，该段长度可以被配置为1Tq ~ 8Tq。
相位缓冲段 1（PBS1，Phase Buffer Segment1）：用于补偿信号边沿阶段产生的误差，其时间长度可以延长，但是不能缩短，该段长度可以配置为1Tq ~ 8Tq（CAN 总线电平的采样点位于该段的结束位置）。
相位缓冲段 2（PBS2，Phase Buffer Segment2）：同样用于补偿信号边沿阶段带来的误差，其时间长度可以缩短，但是不能延长，该段长度可以配置为2Tq ~ 8Tq。

CAN 总线上 1个比特位的组成除了上述四个段之外，还存在着一个再同步补偿宽度（SJW，SynchronizationJump Width）的概念，其主要用于补偿时钟频率、传送延迟 等带来的误差，通常取值在1Tq ~ 4Tq 范围。

位时序同步机制

CAN总线上的每一个节点，都拥有着自己的本地时钟，由于硬件差异和传输延迟的存在，这个时钟可能存在微小偏差。CAN总线通过位同步（BitSynchronization）机制来确保所有节点，都能够正确的识别数据位的起始和结束，避免由于时钟偏差导致的通信错误：

调整接收节点的采样点，使其尽可能接近发送节点的最佳采样位置。
补偿时钟频率偏差，确保长时间通信不会因为累积误差导致采样错误。

注意：CAN总线采用非归零码（NRZ，Non Return toZero）方式进行数字信号的编码，即恒定使用高低电平来表示逻辑0 和1，电平信号不会在每一个位之后归零，而是保持当前电平状态，直至下一个位的开始。

CAN 总线上传输的每一个比特位 bit的开头或者结尾都没有附加同步信号，发送节点以与位时序同步的方式发送数据，接收节点根据总线上电平的变化同步进行接收。但是发送节点与接收节点存在的时钟频率误差，以及传输路径上的相位延迟，都会引发位时序同步出现偏差，因而接收节点会通过硬件同步或者再同步的方法调整接收时序：

硬同步（HardSynchronization）发生在帧起始 SOF位置，用于对齐 CAN总线节点之间的位时间（强制接收节点的位时间计数器重新从0开始，也就是与发送节点帧起始位置的下降沿对齐）。

再同步（Resynchronization）发生在数据帧的接收过程，用于微调接收节点的位时间，当检测到从隐性 到 显性电平的跳变时就会触发（排除帧起始位置）。即每当检测出跳变沿时，就会根据再同步补偿宽度SJW 的值，通过延长相位缓冲段 1PBS1 段，或者缩短相位缓冲段 2PBS2段，达到与位时序同步的目的（如果发生超出再同步补偿宽度SJW 值的误差，那么其最大调整量不能超过 SJW的取值）。

概而言之，我们可以将上述 CAN总线的位同步机制概括为下面三个步骤：

检测从 隐性 到 显性 的电平边沿跳变；
计算相位误差，如果跳变发生在同步段 SS之外，就说明当前存在着误差；
通过相位缓冲段 1 PBS1或相位缓冲段 2 PBS2调整误差，如果跳变发生在 PBS1 区域，那么延长PBS1；如果跳变发生在 PBS2 区域，那么缩短PBS2（延长和缩短的值都不得超过再同步补偿宽度SJW）。

剖析无刷电机的 FOC 磁场定向控制算法

2025-04-14T16:00:00.000Z

磁场定向控制（FOC，Field-OrientedControl）是一种用于无刷电机（BLDC）、永磁同步电机（PMSM）的矢量控制算法，其核心思想是将电机定子的电流分解为两个正交的分量：用于产生磁场 的励磁分量 d轴和用于产生 转矩 的转矩分量q 轴。通过对电机的 转矩 和 磁场进行独立的控制，从而达到快速响应和精确控制的目的，并且降低运行时的噪音和振动。整个算法处理过程可以大致划分为坐标变换、电流控制、逆变换、SVPWM空间矢量调制 四个阶段。

坐标变换阶段：将三相定子电流（$I_a, I_b, I_c$）通过 Clarke变换转换为两相静止坐标系（$I_\alpha,I_\beta$），再通过 Park 变换将静止坐标系转换为旋转坐标系（$I_d, I_q$），其中 $I_d$ 控制磁场，$I_q$控制转矩。电流控制阶段：通过 PI 控制器调节 $I_d$ 和 $I_q$，使其跟踪参考值。$I_d$的参考值通常设置为零（永磁同步电机）或根据需要进行调节（无刷电机），而$I_q$的参考值由转矩需求决定。逆变换阶段：将旋转坐标系下的电压（$V_d, V_q$）通过逆 Park变换转换回静止坐标系（$V_\alpha,V_\beta$），再通过逆 Clarke变换生成三相电压信号，用于驱动逆变器。空间矢量调制阶段：将生成的电压信号调制为PWM 信号，控制逆变器开关驱动电机。

直流有刷电机

直流有刷电机（BDC，Brushed DCMotor）是在一个由永磁体（作为定子）构成的磁场当中，放置三组通电的线圈（作为转子）。通过顶端由电刷构成的换向器交替控制三组线圈的通断，从而周而复始的驱动电机不断旋转。例如下图的直流有刷电机，通过换向器切换线圈当中通过的电流方向，然后借助永磁体产生的磁场，使其始终保持向右进行旋转：

注意：直流无刷电机经常会使用廉价的碳刷作为换向器，在电机运转过程当中会产生磨损，需要定期进行更换，会增加后期使用的维护成本。

直流无刷电机

直流无刷电机（BLDC，Brushless DCMotor）顾名思义，就是不使用电刷进行换向。其在结构上与有刷电机正好相反（使用永磁体作为转子，而每间隔120°度放置的线圈作为定子），此时通过外部的MCU 微控制器和 MOS管，合理的控制这些线圈的通断顺序，就能够驱动转子进行旋转：

注意：由于直流无刷电机不会使用电刷作为换向装置，因此无需定期进行维护，使用寿命也会更加长久。

六步换相法

三相直流无刷电机的定子通常是由U、V、W 三组线圈组成：

U 相：即线圈 U通过的电流路径；
V 相：即线圈 V通过的电流路径；
W 相：即线圈 W通过的电流路径；

如果当前线圈的通电方向是由 U 相 到W 相，那么相应的在线圈 $U$ 和线圈 $W$上，就会产生如下面箭头所示的两个磁通量：

上述这两个磁通量，可以合成出一个下图当中，绿色箭头所表示的等效磁通量：

按照下图右侧的表格，调整通电线圈的顺序（即左图绿色箭头），就可以合成出相应的磁通量（即左图棕色箭头），从而使得由永磁体制作的转子，被这个合成出来的等效磁通量持续牵引，进而驱动其不间断的进行旋转：

这种方式合成的磁通量只存在六个方向，因而被称作六步换相法（每一次控制两个相，只能旋转60°度），但是这种控制方式会导致旋转动作存在抖动，相应的工作噪音也会比较大。

正弦波换相法

为了规避六步换相法带来的缺点，可以通过正弦信号来控制U、V、W三个相上电流的 幅值 与相位，从而精确的控制合成磁通量的大小 与 方向，进而达到流畅平稳旋转的目的：

如果无刷电机的相电压属于正弦信号，那么相应的相电流也属于正弦信号。换而言之，通过控制相电压的幅值与相位，就可以控制相电流的幅值 与相位。简而言之，电压是控制手段，电流是控制目的。

众所周知，通过逆变电路产生占空比变化的脉冲宽度调制（PWM，PulseWidth Modulation）信号，就可以控制无刷电机当中线圈的电压方向 乃至于 等效的电流大小：

注意：PWM本质上是通过调节占空比来等效调节平均电压，但是由于欧姆定律的存在，实际应用当中也会影响到电流的大小。

基于 PWM 脉冲宽度调制的思想，衍生出了SPWM 和 SVPWM这两种无刷电机逆变电路的正弦信号控制方法：

正弦脉宽调制（SPWM，Sinusoidal Pulse WidthModulation）：通过使用正弦波作为调制波，三角波作为载波来生成PWM 信号，目标是让逆变电路输出的电压波形尽可能的接近正弦波。
空间矢量脉宽调制（SVPWM，Space Vector Pulse WidthModulation）：将三相电压视为一个空间矢量，通过组合八种基本开关状态（6 个有效矢量 + 2 个零矢量）来合成目标电压，使得无刷电机获得更为平滑的旋转磁场。

注意：SPWM控制方式存在母线电压利用率较低的弊端，同时硬件上需要采用具备有高精度定时器，且运算能力较强的DSP 作为主控芯片，大部分场景下不如 SVPWM 运用广泛。

位置传感器

直流无刷电机的精确控制，通常需要到获取到当前由永磁体制作的转子位置，这项任务通常需要交给专门的位置传感器来完成，常见的位置传感器如下面表格所示：

传感器种类	适用性	功能描述
霍尔传感器	适用于 `120°` 度三相控制	每间隔 `60°`度获取一次信号，价格低廉，但是耐热性差。
光电编码器	适用于正弦波、矢量控制	有增量型（从初始位置移动的距离）和绝对型（当前旋转位置的角度）两种，分辨率比较高，但是防尘埃能力差。
转角传感器	适用于正弦波、矢量控制	分辨率比较高，适用于较为恶劣的工况。

逆变电路

用于无刷电机控制的逆变电路，通常使用Q0、Q1、Q2、Q3、Q4、Q5共计六个 MOS 管来进行搭建，其中每两个 MOS 管组合在一起（Q0与 Q1、Q2 与 Q3 与Q4、Q5），分别形成上桥臂（即上管Q1、Q3、Q5）和下桥臂（即下管Q0、Q2、Q4），并在中间位置引出一条导线连接到无刷电机的线圈，从而构成三个半桥电路，完整的无刷电机驱动电路示意图如下面所示：

综上所述，只需要交替开关各个相所对应的 MOS管，就可以驱动无刷电机进行转动。因而对于无刷电机的控制，本质上就是对于MOS 管开关规律的控制。而本文重点讨论的 FOC控制算法，其本质是通过对无刷电机运动模型进行抽象与简化，进而有规律的控制逆变电路当中的MOS 管进行通断的过程。

注意：实际生产环境对于 MOS管开关规律的控制，通常是由具备有浮点处理单元（FPU，FloatingPoint Unit）的 MCU 微控制器来完成。

矢量控制概述

磁场定向控制（FOC，Field OrientedControl）也被称作矢量控制（VectorControl），可以精确的控制磁场的 大小 与方向，是当前 BLDC 无刷直流电机 和PMSM 永磁同步电机 主流的控制方式。

众所周知，电流可以产生磁场，磁场大小与电流大小呈正比。

下面以电流闭环控制为例，让电机始终保持一个恒定的力矩（力矩与电流呈正比）。

克拉克变换

克拉克变换的等幅值形式（通过达成 $i_{\alpha} = i_a$ 来简化运算）

克拉克逆变换

帕克变换

空间矢量脉宽调制

开关电源 SMPS 基本原理 & 拓扑结构剖析

2025-03-05T16:00:00.000Z

电源用于在电路当中将其它形式的能量转换为电能，日常工作当中主要运用的是化学电源（碳性电池、碱性电池、锂电池、镍氢电池、铅酸电池）、开关电源（效率高、体积小、重量轻）、线性电源（输出电压稳定，纹波系数小）三种类型。在之前的《锂离子电池技术参数简明选型指南》这篇文章当中，已经详细阐述了锂离子电池的性能指标与选型思路。本篇文章则从线性电源的原理入手，逐步引出开关电源的知识，并且分门别类的讨论了几种常见的拓扑结构。

线性电源（Linear PowerSupply）的调整管工作在线性状态（放大），开关电源通常是在对输出电压进行采样之后，会将其与参考电压一同送入比较放大器，然后通过其输出的控制信号作为调整管的输入，从而达到通过调整管控制电源输出电压的目的，但是由于调整管工作在放大区，其本身会发热并且消耗电能，因而转换效率相对较差。而开关电源（SwitchingPowerSupply）的功率开关管工作在开关状态（饱和与截止），主要是通过调整功率开关管的通断时间（占空比）来改变输出电压。由于功率开关管切换状态时耗散的功率比较少，产生的废热也比较少，相对而言更加节能，属于机电产品当中主流的电源形态。

线性电源原理

线性电源通常由变压器、整流电路、滤波电路、稳压电路四个部分组成：

变压器：用于将电网 220V/50Hz交流电压转换为指定的交流电压，通常由两个或者以上的绕组构成（输入端为初级绕组，输出端为次级绕组，绕组之间完全电气隔离）。
整流电路：通过具有单向导电作用的二极管，将正负交替的正弦交流电压转换为单向的脉动直流电压。通常由4 只二极管组成的，也被称作整流桥。
滤波电路：用于滤除脉动直流电压当中掺杂的交流成分，从而获得一个相对平滑的直流电压。中小功率线性电源当中，通常会采用电容滤波电路，即将滤波电容 直接并联在整流电路的输出端。
稳压电路：用于在电网电压、负载电流发生变化的时候，自动调节相关的参数，确保输出电压保持恒定。

在下面的原理图当中，展示了线性稳压电源的基本结构框图：

调整管 $VT$：作用可以等效为一个可变电阻 $R$。
稳压二极管 $VD_z$：用于产生基准电压$U_{REF}$。
取样电阻 $R_2$和 $R_3$：用于检测输出电压$U_O$，并且通过分压产生反馈电压$U_F$。
误差放大器 $EA$：用于将反馈电压 $U_F$ 与基准电压 $U_{REF}$进行比较放大，从而控制调整管的导通状态。
负载电阻 $R_L$：用于表示负载。

当某种原因（例如负载电流增大）造成输出电压 $U_O$ 降低的时候，反馈电压$U_F$ 也会随之降低。误差放大器EA 会将反馈电压 $U_F$ 与基准电压 $U_{REF}$进行比较放大，此时误差放大器输出的控制电压 $U_C$将会升高，从而使得调整管 $VT$的基极电流增大，等效电阻 $R$ 减小，引发输出电压$U_O$ 的回升，并最终保持输出电压$U_O$ 的稳定。

注意：由于调整管 $VT$ 被串联在输入电压$U_I$ 与输出电压$U_O$之间，所以也被称作串联稳压电源。

而在下面的示意图里，则展示了线性稳压电源的一个等效电路：

基于上图的等效电路来解释线性电源的稳压原理，当某种原因造成输入电压$U_O$升高的时候，由于可变电阻 $R$ 与负载电阻 $R_L$ 串联，如果这里的 $R$为固定电阻，则必然会使得输出电压 $U_O$ 也随之升高，但是这里的 $R$是一个可变电阻（等效于结构框图当中的调整管 $VT$），当检测到输出电压$U_O$ 升高的时候，就会自动增大 $R$的阻值，从而维持输出电压 $U_O$ 的稳定。

注意：由于线性稳压电源的输入电压$U_I$ 低于输出电压$U_O$，所以是一种降压式稳压电源。

对于线性稳压电源的优缺点，可以言简意赅的总结如下：

缺点：体积较大、转换效率较低。
优点：响应速度快、输出纹波小、输出噪声低。

开关电源原理

开关稳压电源通常由电磁干扰（EMI）滤波器、整流电路、滤波电路、DC/DC 变换器共同组成：

电磁干扰（EMI）滤波器：用于阻止开关电源产生的噪声影响到电网附近的其它设备。
整流电路：使用整流桥将正负交替的正弦交流电压转换为单向的脉动直流电压。
滤波电路：滤除脉动直流电压当中掺杂的交流成分，从而获得一个相对平滑的直流电压。
DC/DC变换器：属于开关电源的核心电路，通常由功率开关管、高频变压器、PWM 控制器等组成，也被称作功率变换器。

为了更加直观的与前面介绍的线性稳压电源进行对比，接下来以降压式DC/DC变换器为例，介绍开关稳压电源的基本工作原理，其电路结构基本框图如下面所示：

功率开关管 $VT$：作用可以等效为一个能够高速运行的开关$S$。
稳压二极管 $VD_z$：用于产生基准电压$U_{REF}$。
取样电阻 $R_2$和 $R_3$：用于检测输出电压$U_O$，并且通过分压网络产生反馈电压$U_F$。
误差放大器 $EA$：用于将反馈电压 $U_F$ 与基准电压 $U_{REF}$ 进行比较放大，从而产生控制电压$U_C$。
续流二极管 $VD$：用于延续电感 L 中的电流。
储能电感 $L$：由于需要经过比较大的负载电流，因而也称为功率电感。
输出滤波电容 $C$：主要起到输出滤波的作用。
负载电阻 $R_L$：在这里代表用电的负载。
PWM 控制器：用于将误差放大器 $EA$ 输出的控制电压 $U_C$的变化，转换为输出的控制信号占空比 $D$的变化，从而使得功率开关管 $VT$基于这个占空比进行导通与关断，并最终达到改变输出电压$U_O$ 的目的。

开关电源的工作原理需要结合下面的等效电路，以及后续的波形占空比变化示意图来进行说明：

当 PWM 控制器使得基本框图中的功率开关管 $VT$导通时，相当于等效电路里开关 $S$ 闭合。此时输入电压$U_I$ 施加到储能电感$L$ 的左端（$U_L =U_I$）。在经过导通时间 $t_{ON}$ 之后，PWM控制器会使得功率开关管 $VT$进入关断状态（相当于开关 $S$ 断开）。此时续流二极管$VD$导通，使得储能电感 $L$ 左端的电压为 0V（即 $U_L =0V$）。在经过关断时间 $t_{OFF}$ 之后，PWM控制器再次使得功率开关管 $VT$导通，从而进入到下一个开关周期，如此周而复始循环往复。

导通时间 $t_{ON}$与关断时间 $t_{OFF}$之和等于开关周期 $T = t_{ON}+ t_{OFF}$，通常情况下开关周期 $T$ 固定不变，当导通时间 $t_{ON}$ 变长的时候，关断时间 $t_{OFF}$ 就会相应的变短。导通时间 $t_{ON}$ 与开关周期 $T$ 的比值被称作占空比$D = \frac{t_{ON}}{T}$。

上图展示了占空比分别为 $D= 0.25$、$D = 0.5$、$D = 0.75$时候的电压波形，由于电感 $L$ 和电容 $C$ 的滤波作用，$U_L$ 位置的电压波形经过 LC滤波之后，将会变为平滑的直流输出电压 $U_O$。

如果检测到输出电压 $U_O$ 升高，那么误差放大器$EA$ 输出的控制电压$U_C$ 就会降低，通过 PWM控制器使得占空比 $D$随之下降，最终稳定输出电压 $U_O$ 不变。

相比于同为降压型的线性稳压电源，开关电源的功率开关管$VT$ 被等效为开关$S$ 而非可变电阻$R$。当功率开关管$VT$ 导通的时候，其压降通常仅在1V左右，导通损耗远远小于线性稳压电源。

线性电源调整管 $VT$的功率损耗，等于输入电压与输出电压之间的压差与负载电流的乘积$P_D = (U_I - U_O) \timesI_L$。而开关电源功率开关管 $VT$ 的导通损耗 $P_D = 1 \timesI_L$，可以看到其与输入与输出之间的的压差基本无关。

例如对于一台 12V 输入 5V输出的线性电源，如果其负载电流为1A，则其调整管 $VT$ 的功率损耗 $P_D$ 等于 7W：

\[P_D = (12V - 5V) \times 1A = 7W\]

但是对于一台相同输入输出参数的开关电源，则其功率开关管$VT$ 的功率损耗$P_D$ 仅为 1W：

\[P_D = 1A \times 1 = 1W\]

由此可见，同样输入输出参数的开关电源，其功率损耗 $P_D$要远低于线性电源，这正是开关电源转换效率更高的原因所在。

相比于线性电源，开关稳压电源的优缺点也可以被言简意赅的总结如下：

缺点：体积小巧、功率损耗较小，输入电压范围更宽。
优点：输出纹波比较大，产生的电磁干扰也比较大（功率开关管在开关过程中产生的尖峰电压/电流 会带来比较大的电磁干扰）。

涉及的专业术语

拓扑结构

开关电源的拓扑结构（Topology[təˈpɒlədʒi]）是指功率变换相关元器件组成的电路结构，其决定了开关电源的工作原理与输出特性。

正激型

正激型（Forward）开关电源是在功率开关管导通期间向负载传输能量。除了典型的单端正激型之外，常见的降压式、推挽式、半桥式、全桥式开关电源都属于正激型。

反激型

反激型（Flyback）开关电源是在功率开关管截止期间向负载传输能量。除了典型的单端反激型之外，常见的升压式、极性反转式 开关电源都属于反激型。

连续模式

连续模式（Continuous ConductingMode）也称为连续导电模式，该模式一个开关周期 $T$之内，电感当中的电流（即电感当中存储的磁场能量）始终大于零，该电流的波形示意图如下面所示：

观察上图可以发现，开关管处于导通 $t_{ON}$区间的时候，电感上的电流 $I_L$是线性上升的，而在开关管处于关断 $t_{OFF}$区间的时候，电感上的电流 $I_L$是线性下降。如果开关管在关断期间，电感电流 $I_L$没有下降到零，那么在下一个周期开关管导通的时候，电感电流 $I_L$ 就会重新上升，此时电感电流 $I_L$处于连续不被中断的状态，因而被称作连续模式。

不连续模式

不连续模式（Discontinuous ConductingMode）也称为断续导电模式，该模式一个开关周期 $T$之内，电感当中的电流（电感存储的磁场能量）会下降到零，该电流的波形示意图如下面所示：

观察上图可以发现，开关管处于关断 $t_{OFF}$区间的时候，电感上的电流 $I_L$已经下降到零。而在开关管处于导通 $t_{ON}$区间的时候，电感上的电流 $I_L$ 又会从零开始上升，此时电感电流 $I_L$处于断断续续的状态，因而被称作断续模式。

脉冲宽度调制

脉冲宽度调制（PWM，Pulse WidthModulation）是开关电源当中常用的控制方式，其特点是开关频率$f$ 固定（即开关周期$T$保持不变），通过改变脉冲宽度来调整开关电源的输出电压。

占空比

占空比（DutyCycle）通常用百分数进行表示，如果一个开关电源的开关周期为 $T$，功率开关管的导通时间为 $t_{ON}$，那么其占空比$D=\frac{t_{ON}}{T}$。根据开关电源的拓扑结构，占空比$D$ 的变化范围通常在0 ~ 50% 或者 0 ~ 100% 范围。

基准电压

基准电压也称为参考电压（ReferenceVoltage），是一个由基准电压源产生的恒定电压 $U_{REF}$，开关电源的输出电压是基准电压的指定倍数，正是由于基准电压的稳定不变，才使得开关电源的输出电压也能够保持稳定不变。

采样电路

采样电路有时候也被称作反馈电路，主要用于检测开关电源输出电压的变化，从而产生相应的反馈电压输入到误差放大器。

电压采样电路：采用电阻分压网络，降低电压之后供控制电路使用。
电流采样电路：电流路径上串联极低阻值的高精度采样电阻，通过测量其两端电压，基于欧姆定律计算得到经过的电流值。

误差放大器

误差放大器（EA，ErrorAmplifier）通常由运算放大器（OPAmp）组成，用于将反馈电压和基准电压进行比较放大，然后输出控制信号 $U_C$ 到 PWM控制器，再通过其改变功率开关管的占空比，进而达到调节输出电压的目的。

电压/电流模式

电压模式和电流模式分别属于两种不同的PWM 控制模式：

电压模式：只存在一个控制环路，只能通过输出电压的变化来控制PWM 的占空比。
电流模式：除了电压控制环路之外，还增加了一个电流控制环路（通过检测功率开关管的电流变化来控制PWM 占空比），响应速度更快。

吸收缓冲电路

开关电源工作过程当中，会产生非常高的尖峰电压，为了降低尖峰电压造成的危害，需要加入由阻容元器件和超快恢复二极管组成的保护电路，以便吸收尖峰电压的能量。

EMI 滤波器

电磁干扰（EMI，Electro MagneticInterference）滤波电路主要由 电感 和 电容组成，主要用于抑制开关电源的电磁噪声，防止电源本身的高频噪声干扰到附近电网当中的其它用电设备，同时也能防止电网当中的高频干扰影响到电源本身。

安规电容

安规电容包括 X 电容和 Y电容两种类型（都属于金属薄膜电容），其在失效之后并不会导致电路发生短路，从而避免危及人身安全，主要被应用于EMI 滤波器电路当中：

X电容：用于抑制差模干扰，并联在电网的火线L 和零线 N 之间。
Y电容：用于抑制共模干扰，并联在火线L 和保护地E，以及零线 N和保护地 E 之间，通常都是成对出现。

功率因数校正

功率因数校正（PFC，Power FactorCorrection）是一种用于提高电力系统当中 功率因数的技术。功率因数是衡量电力系统效率的重要指标，其值被定义为有功功率和视在功率的比值，功率因数过低会增加线路损耗。开关电源当中通常会使用IGBT 或者 MOSFET等元器件，动态的调整输入电流的波形，使其保持与输入电压波形处于相同的相位，从而提高开关电源对于电能的利用率。

主要参数指标

开关电源涉及到的性能指标参数众多，我们这里把比较重要的一些参数列举到下面的表格当中：

参数	说明
额定输入电压	电源正常工作时候的设计输入电压值，设备在该电压下能够安全、稳定的运行，并且达到其标称性能。
额定输入电流	电源满载工作时的输入电流，通常给出的是`额定输入电压` 范围内可能出现的最大输入电流值。
额定输出电压	电源在额定的输入电压和负载的条件下，输出端能够稳定提供的电压值。
额定输出电流	电源在额定的输出电压和负载的条件下，输出端能够持续稳定提供的最大电流值。
电压调整率	当输入电压发生变化时，输出电压变化量与额定输出电压之间的比值，通常使用百分比进行表示。该参数越小，表明输出的电压越稳定，也称为线路调整率。
电流调整率	指额定输入电压时，由于负载电流变化引发的输出电压变化量与额定输出电压的比值，通常使用百分比进行表示，该参数越小，表明输出的电压越稳定，也称为负载调整率。
输出纹波噪声	通常使用峰峰值 $V_{pp}$进行表示，主要由功率开关管的高频切换导致的输出电压波动，以及滤波电容在充放电过程当中产生电压波动，以及电源电路的寄生电感和寄生电容在高频下产生的谐振所共同导致。
电源效率	指 `输出功率` 与`输入功率`的比值，该参数值越大，开关电源的转换效率就会越高。

降压式 Buck

拓扑结构

降压式变换器（BuckConverter）用于将较高的直流电压转换为较低的直流电压，由于其损耗小效率高，因而应用十分广泛，其拓扑结构如下图所示。其中$U_I$表示直流输入电压，$VT$ 是功率开关管，$VD$ 为续流二极管，$L$ 是输出储能电感，$C$ 是输出滤波电容，$U_O$表示直流输出电压，$R_L$ 表示外部负载电阻，而PWM 脉宽调制器则用于控制功率开关管 $VT$ 的导通与关断，是整个 Buck变换器的控制核心：

工作原理

降压式变换器的功率开关管 $VT$ 在 PWM脉宽调制器的控制之下，交替进行导通与关断。为了更加直观的分析电路，在接下来的示意图当中，会使用开关$S$ 来代替 $VT$ 的 导通 和关断 状态：

当功率开关管 $VT$导通，也就是开关 $S$闭合的时候，续流二极管 $VD$ 截止，输入电压 $U_I$ 施加到储能电感 $L$ 的左端，此时电感两端的电压等于 $U_I - U_O$，使得通过 $L$ 的电流 $I_L$线性增加，电感储存的能量也随之增加，电感的感应电动势为左 +右 -。在此期间，电感电流 $I_L$一部分会为负载供电，另外一部分会给滤波电容 $C$ 充电，即电感电流 $I_L$ 等于电容 $C$ 的充电电流 $I_1$，与负载 $R_L$ 所消耗电流 $I_O$ 的总和。

当功率开关管 $VT$关断，也就是开关 $S$断开的时候，储能电感 $L$ 与输入电压 $U_I$断开。由于电感当中的电流不能发生突变，因而就会在 $L$ 上就产生左 - 右+ 的感应电压，以维持电感电流 $I_L$不发生改变。这种情况下，续流二极管 $VD$ 将会导通，导致储存在电感 $L$里的磁场能量被转化为电能，经由续流二极管 $VD$构成的回路继续向负载供电，此时电感电流 $I_L$ 线性减少，滤波电容$C$ 释放的电流 $I_2$ 与电感电流 $I_L$ 叠加之后为负载 $R_L$供电。换而言之，负载两端的输出电流$I_O$ 等于电感电流$I_L$ 与电容释放电流$I_2$ 之和。

注意：由于降压式 DC-DC变换器是在功率开关管导通时向负载传输能量，因而属于一种正激型变换器。

波形分析

降压式 DC-DC变换器相关的电压与电流波形如下图所示，其中PWM 指示的是脉宽调制波形（$t_{ON}$为功率开关管 $VT$的导通时间，$t_{OFF}$ 为功率开关管 $VT$ 的关断时间，而 $T$ 表示开关周期，其值等于$t_{ON}$ 与 $t_{OFF}$ 之和 $T = t_{ON} + t_{OFF}$，其中 $t_{ON}$ 与 $T$ 的比值就是占空比 $D = \frac{t_{ON}}{T}$）：

除此之外，$U_E$表示的是功率开关管 $VT$ 的发射极电压波形，$I_C$ 表示的是功率开关管$VT$ 的集电极电流波形，$I_F$ 表示的是续流二极管$VD$ 的电流波形，$I_L$ 表示的是储能电感$L$ 的电流波形。

观察可以发现，当功率开关管 $VT$导通的时候，其发射极电压 $U_E$ 等于输入电压 $U_I$。而在功率开关管$VT$关断时，其发射极电压 $U_E$ 等于零。在功率开关管$VT$导通期间，电感电流 $I_L$线性增加。而在功率开关管 $VT$ 关断期间，电感电流$I_L$线性减小。电感电流 $I_L$ 是由 $VT$ 的集电极电流 $I_C$ 和续流二极管 $VD$ 的正向电流 $I_F$ 叠加而成。

降压式 DC-DC 变换器的输出电流 $I_O$ 等于储能电感电流$I_L$的平均值。在上述的电感电流波形当中，峰值与谷值之间的差值就是电感的纹波电流（即电感电流在开关周期内的峰峰值波动），为了降低输出电流的纹波，储能电感$L$ 应当选择得足够大，从而使得降压式Buck 变换器能够工作在连续模式。

注意：通常情况下，纹波电流值应当处于额定输出电流的20% 左右。

总结

降压式 Buck 变换器，具备有如下四个特点：

因为输出电压 $U_O$ 小于输入电压 $U_I$，所以被称为降压式变换器。
输出电压 $U_O$与输入电压 $U_I$之间的关系为 $U_O = D \timesU_I$，由此可见通过控制占空比 $D$的大小，就能够调整输出电压，并且输出电压 $U_O$ 与输入电压 $U_I$ 的极性相同。
功率开关管 $VT$集电极与发射极之间所承受的最大电压$U_{CE}=U_{I}$，最大集电极电流$I_C = I_O$。
续流二极管 $VD$通过的正向电流 $I_F = (1-D)\times I_O$，反向电压 $U_R = U_I$。

升压式 Boost

拓扑结构

升压式变换器（BoostConverter）用于将较低的直流电压转换为较高的直流电压，其基本拓扑结构如下图所示（注意其与降压式Buck 变换器的区别）。其中 $U_I$ 和$U_O$分别为直流的输入电压和输出电压，而$VT$是功率开关管，$VD$是续流二极管（也称作升压二极管），$L$是储能电感（也称为升压电感），$C$ 是输出滤波电容，$R_L$ 为外部负载电阻。而PWM脉宽调制器作为整个系统的核心，用于控制功率开关管$VT$ 的导通与关断。

工作原理

升压式 DC-DC 变换器的功率开关管 $VT$ 会在 PWM脉宽调制信号的控制之下，交替的进行导通与关断，相当于一个不断闭合与断开的机械开关$S$，其工作原理如下图所示：

当功率开关管 $VT$导通（即上图当中的开关 $S$ 闭合）的时候，输入电压$U_I$直接施加到储能电感 $L$ 的两端，此刻续流二极管$VD$ 反向截止。由于电感 $L$ 上被施加了输入电压$U_I$，使得通过其的电流 $I_L$线性增加，电感储存的能量随之增加，此时电感上产生的感应电动势为左+ 右-。在这段时间内，输入电流提供的能量以磁场能量的形式存储在储能电感$L$当中。同时滤波电容 $C$ 放电为负载电阻 $R_L$ 提供输出电流 $I_O$，输出滤波电容 $C$ 所释放的电流 $I_1$，等于负载电阻 $R_L$ 上获得的输出电流$I_O$。

当功率开关管 $VT$关断（即上图当中的开关 $S$断开）的时候，因为电感当中的电流不能发生突变，所以储能电感$L$ 上会产生左 - 右+ 的感应电压，以维持电感电流 $I_L$不会发生改变。此时续流二极管 $VD$ 导通，电感 $L$上的感应电动势与输入电压 $U_I$ 串联合并到一起，储存在电感 $L$当中的磁场能量被转化为电能，从而能够以超过输入电压 $U_I$的电压向负载进行供电，并且对输出滤波电容 $C$进行充电，此时储能电感上通过的电流 $I_L$ 等于电容上的充电电流$I_2$ 与负载电流$I_O$ 之和。

注意：由于升压式 DC-DC变换器是在功率开关管关断时向负载传输能量，因而属于一种反激型变换器。

波形分析

升压式 DC-DC变换器相关的电压与电流波形如下图所示，其中PWM 表示的是脉宽调制波形（其中 $t_{ON}$ 和 $t_{OFF}$ 分别是功率开关管 $VT$的导通时间和关断时间，而 $T$表示的是开关周期）。$U_C$ 为功率开关管 $VT$ 的集电极电压波形，而$I_C$为其集电极电流波形。$I_F$ 为升压二极管 $VD$ 的正向电流波形，$I_L$ 则为储能电感 $L$ 上经过的电流波形：

观察上述波形可以发现，当功率开关管 $VT$导通的时候，其集电极电压 $U_C$ 为零。而在功率开关管$VT$关断的时候，其集电极电压 $U_C$ 等于输出电压 $U_O$。在功率开关管 $VT$ 导通期间，电感电流线性增加，而在 $VT$关断期间，电感电流线性的减小。此时电感电流 $I_L$ 是由功率开关管 $VT$ 的集电极电流 $I_C$，以及升压二极管$VD$ 的正向电流$I_F$ 叠加而成。

总结

升压式 Boost 变换器，也具备有如下四个特点：

因为输出电压 $U_O$ 大于输入电压 $U_I$，所以被称为升压式变换器。
输出电压 $U_O$与输入电压 $U_I$的关系为 $U_O = \frac{U_I}{1 -D}$，由此可见通过调节占空比 $D$的大小，就能够控制输出电压，并且输出电压 $U_O$ 与输入电压 $U_I$ 的极性相同。
功率开关管 $VT$集电极与发射极之间所承受的最大电压$U_{CE}=U_{O}$，最大集电极电流$I_C = \frac{I_O}{1 - D}$。
升压二极管 $VD$通过的正向电流 $I_F =I_O$，反向电压 $U_R= U_O$。

升降压式 Buck-Boost

拓扑结构

降压升压式变换器（Buck-Boost Converter）的输入电压 与 输出电压的极性相反，因而也被称作极性反转式变换器。这种变换器的效率比较高，同时极性可以变换，并且同时具备降压和升压的功能。适用于需要电源极性变换，以及各类通过电池供电的场景，其基本拓扑结构如下图所示：

同样的，上面电路当中的 $U_I$表示直流输入电压，$VT$ 是功率开关管，$VD$ 为续流二极管，$L$ 是输出储能电感，$C$ 是输出滤波电容，$U_O$表示直流输出电压，$R_L$ 表示外部负载电阻，而PWM 脉宽调制器则用于控制功率开关管 $VT$ 的导通与关断，同样是整个 Buck-Boost变换器的控制核心。

工作原理

降压升压式变换器的功率开关管 $VT$ 在 PWM脉宽调制器的控制之下，交替进行导通与关断。为了更加直观的分析电路，在接下来的示意图当中，会使用开关$S$ 来代替 $VT$ 的 导通 和关断 状态：

当功率开关管 $VT$导通，也就是开关 $S$闭合的时候，续流二极管 $VD$处于截止状态，输入电压 $U_I$ 直接施加到储能电感$L$ 的两端，使得通过 $L$ 的电流 $I_L$线性增加，电感储存的能量也随之增加，电感的感应电动势为上 +下 -，输入电流 $U_I$的能量被转换为磁场能量，被存储在储能电感 $L$当中。与此同时，如果输出滤波电容 $C$当中存储有上一次充入的电能，那么就会开始放电为负载 $R_L$ 提供输出电流 $I_O$，此时电容 $C$ 的放电电流 $I_1$ 就等于输出电流 $I_O$。

当功率开关管 $VT$关断，也就是开关 $S$断开的时候，由于储能电感 $L$当中的电流不能发生突变，因而会产生一个上 - 下+ 的感应电压，以维持通过电感器的电流 $I_L$ 不变，此时续流二极管$VD$ 被导通，储存在 $L$当中的磁场能量转化为电能，开始对输出滤波电容 $C$ 进行充电，并向负载电阻 $R_L$提供电流。这种情况下电感上通过的电流 $I_L$，将会等于电容充电电流$I_2$ 与输出电流$I_O$ 之和。

注意：由于降压升压式 DC-DC变换器是在功率开关管关断时向负载传输能量，因而属于一种反激型变换器。

波形分析

降压升压式 DC-DC变换器相关的电压与电流波形如下图所示，其中PWM 表示的是脉宽调制波形（其中 $t_{ON}$ 和 $t_{OFF}$ 分别是功率开关管 $VT$的导通时间和关断时间，而 $T$表示的是开关周期）。$U_E$ 为功率开关管 $VT$ 的发射极电压波形，而$I_C$为其集电极电流波形。$I_F$ 为续流二极管 $VD$ 的正向电流波形，$I_L$ 则为储能电感 $L$ 上经过的电流波形：

观察上述波形可以发现，当功率开关管 $VT$导通的时候，其发射极电压 $U_E$ 等于输入电压 $U_I$。而在功率开关管$VT$关断的时候，其发射极电压 $U_E$ 等于输出电压 $U_O$（极性相反）。而在功率开关管$VT$导通期间，电感上的电流线性增加。而在 $VT$关断期间，电感上的电流又线性的减少。此时电感电流 $I_L$ 是由功率开关管 $VT$ 的集电极电流 $I_C$，以及续流二极管$VD$ 的正向电流$I_F$ 叠加而成。

总结

降压升压式 Buck-Boost 变换器，同样具备有下面的四个特点：

因为输出电压 $U_O$可以大于和小于输入电压 $U_I$，所以被称为降压升压式变换器。
输出电压 $U_O$与输入电压 $U_I$的关系为 $U_O = -D \frac{U_I}{(1 -D)}$，由此可见通过调节占空比 $D$就能控制输出电压，并且输出电压 $U_O$ 会与输入电压 $U_I$ 的极性相反。
功率开关管 $VT$集电极与发射极之间能承受的最大电压$U_{CE}=U_I -U_O$（由于这里输出电压 $U_O$ 为负电压，所以 $U_{CE}$实质上等于两者的绝对值之和）。
功率开关管 $VT$的集电极最大电流 $I_C =\frac{I_O}{1 - D}$。
续流二极管 $VD$通过的正向电流 $I_F =I_O$。
续流二极管 $VD$两端承受的反向电压 $U_R =U_I - U_O$（由于此处的输出电压 $U_O$ 是负电压，所以 $U_R$实质上等于输入与输出电压的绝对值之和）。

反激式 Flyback

拓扑结构

反激式变换器（FlybackConverter）也称为回扫式变换器，其具有电路结构简单成本低廉，并且输入与输出电气隔离的特点，广泛应用于消费类电子产品的电源适配器，其基本拓扑结构如下图所示。其中$U_I$ 和 $U_O$分别表示直流的输入电压与输出电压，$VT$ 表示功率开关管，$VD$表示输出整流二极管，$C$表示输出滤波电容，$R_L$表示外部的负载电阻。而 $T$表示的是高频变压器（$N_P$ 为初级绕组，$N_S$为次级绕组，两者极性相反，同名端位置如图所示），同样的PWM脉宽调制器作为整个系统的核心，用于控制功率开关管$VT$ 的导通与关断：

工作原理

反激式 DC-DC 变换器的功率开关管 $VT$ 会在 PWM脉宽调制信号的控制之下，交替的进行导通与关断，相当于一个不断闭合与断开的机械开关$S$，其基本工作原理如下图所示：

当功率开关管 $VT$导通（即上图当中的开关 $S$ 闭合）的时候，输入电压$U_I$直接施加到高频变压器初级绕组 $N_P$ 的两端，使得上面通过的电流 $I_P$线性增加，初级绕组上的感应电动势为上 + 下-，初级绕组上电流 $I_P$产生的能量以磁场形式存储在高频变压器当中。此时根据电磁感应原理，高频变压器次级绕组$N_S$ 两端的感应电压为上- 下 +，导致输出整流二极管$VD$截止，同时输出滤波电容 $C$开始放电，从而为负载电阻 $R_L$ 提供输出电流 $I_O$，此时输出电容 $C$ 所释放的电流 $I_1$ 与输出电流 $I_O$ 相等。

当功率开关管 $VT$关断（即上图当中的开关 $S$ 断开）的时候，初级绕组$N_P$ 上通过的电流$I_P$突然断开，根据电磁感应原理，此时会在初级绕组 $N_P$上产生反极性的感应电压（即反射电压 $U_{OR}$），进而导致次级绕组$N_S$ 上产生了上 + 下- 的感应电压 $U_S$，使得输出整流二极管$VD$ 导通，次级绕组$N_S$ 上开始产生电流$I_S$（即整流二极管$VD$ 上通过的正向电流 $I_F$），该电流一方面会对输出滤波电容$C$进行充电，另一方面也会向负载电阻 $R_L$进行供电，此时次级绕组 $N_S$ 上通过的电流 $I_S$ 等于输出电容 $C$ 上的充电电流 $I_2$ 与输出电流 $I_O$ 之和。

注意：由于反激式变换器是在功率开关管关断的时候，向负载传输能量，因而属于一种比较典型的反激型变换器。

波形分析

反激式 DC-DC变换器相关的电压与电流波形如下图所示，其中PWM 表示的是脉冲宽度调制的波形（其中 $t_{ON}$ 和 $t_{OFF}$ 分别是功率开关管 $VT$的导通时间和关断时间，而 $T$表示的是开关周期）。$U_C$ 为功率开关管 $VT$的集电极电压波形，最后的 $I_S$为次级绕组的电流波形（即功率开关管 $VT$的集电极电流波形），而 $U_S$ 则表示的是次级绕组$N_S$ 的电压波形：

观察上述波形可以发现，当功率开关管 $VT$导通的时候，其集电极电压 $U_C$ 为零。而在功率开关管$VT$关断的时候，其集电极电压 $U_C$ 将会高于输入电压$U_I$，这是由于初级绕组$N_P$ 上产生了上 - 下+ 的反射电压 $U_{OR}$，其与输入电压$U_I$ 叠加之后，使得功率开关管 $VT$ 的集电极电压 $U_C$ 增大。

功率开关管 $VT$导通期间，初级绕组 $N_P$ 上经过的电流 $I_P$线性的增加，传输的能量会以磁场的形式存储在高频变压器$T$当中，此时次级绕组 $N_S$ 上的电压 $U_S$为负值。而当功率开关管 $VT$ 关断的时候，初级绕组$N_P$ 上面通过的电流$I_P$会立刻减少至零，高频变压器存储的磁场能量会通过次级绕组$N_S$释放，次级绕组上的感应电压 $U_S$ 为上 + 下-，使得整流二极管 $VD$被导通，从而在次级绕组上产生电流 $I_S$，即整流二极管 $VD$ 上的正向导通电流$I_F$。

功率开关管 $VT$关断期间，伴随着高频变压器 $T$当中所存储磁场能量的释放，次级绕组 $N_S$ 上的通过的电流 $I_S$线性的减少，次级绕组上的电压 $U_S$ 与输出电压 $U_O$相等（波形如上图），输出电流 $I_O$为次级绕组上电流 $I_S$ 的平均值。

总结

反激式 Flyback 变换器，同样具备有如下四个显著的特点：

输出电压 $U_O$与输入电压 $U_I$的关系为 $U_O = \frac{D}{1 - D} \times\frac{N_S}{N_P} \times U_I$，换而言之，当高频变压器的 $N_P$、$N_S$、$U_I$确定之后，就可以通过调整占空比 $D$ 的大小来改变输出电压。
功率开关管 $VT$承受的最大集电极-发射极电压 $U_{CE} = U_I + \frac{N_P}{N_S} \timesU_O$，其中反射电压 $U_{OR} = \frac{N_P}{N_S} \timesU_O$（对于交流 220V 输入的开关电源，$U_{OR}$ 的取值应当介于100V ~ 200V 之间，通常取值在 130V左右）。
功率开关管 $VT$的集电极最大电流 $I_C =\frac{N_S}{N_P} \times I_O$。
整流二极管 $VD$的正向平均电流 $I_F=I_O$。
整流二极管 $VD$所承受的反向电压 $U_R = U_O+ \frac{N_S}{N_P} \times U_I$。

总体而言，反激式 DC-DC变换器的设计比较灵活，例如通过增加次级绕组的数量，就可以实现多路输出。如果改变初级绕组与次级绕组的匝数比，就可以变身为升压或者降压式的开关电源。

注意：不能在反激式 DC-DC变换器的输出整流二极管 $VD$ 与滤波电容 $C$之间串联滤波电感（抑制高频干扰的磁珠除外），否则会在初级绕组上产生极高的感应电压$U_{OR}$，造成功率开关管$VT$ 被击穿损坏。

正激式 Forward

拓扑结构

正激式变换器（Forward Converter）通常应用于100W ~ 300W的中等功率开关电源当中，可以通过高频变压器实现输入与输出电气隔离，只拥有一个功率开关管的单端正激式变换器的基本拓扑结构如下图所示：

其中 $U_I$ 和 $U_O$分别表示直流的输入电压与输出电压，$VT$ 表示功率开关管，$VD_1$表示整流二极管，$VD_2$表示续流二极管，$VD_3$则用于为励磁电流提供泄放回路，$L$ 是输出滤波电感，$C$ 是输出滤波电容，$R_L$表示外部的负载电阻，而 PWM脉宽调制器依然作为系统的核心，用于控制功率开关管$VT$的导通与关断。除此之外，上述拓扑结构当中的 $T$表示的是高频变压器（$N_P$ 为初级绕组，$N_S$为次级绕组，两者极性相同，同名端位置如图所示），而$N_R$是磁复位绕组（其匝数与初级绕组 $N_P$相同，用于在功率开关管 $VT$关断期间，泄放励磁电流，从而使得高频变压器完成磁复位）。

工作原理

正激式 DC-DC 变换器的功率开关管 $VT$ 同样会在 PWM脉宽调制信号的控制之下，交替的进行导通与关断，相当于一个不断闭合与断开的机械开关$S$，其基本工作原理如下图所示：

当功率开关管 $VT$导通（即上图当中的开关 $S$ 闭合）的时候，输入电压 $U_I$ 直接施加到高频变压器$T$ 的初级绕组 $N_P$ 的两端，使得初级绕组上的电流 $I_P$线性的增加，初级绕组上呈现的感应电动势为上+ 下-。根据电磁感应原理，高频变压器 $T$ 的磁复位绕组 $N_R$ 和次级绕组 $NS$ 两端的感应电压同样为上 +下 -。此时二极管 $VD_3$反向截止，整流二极管 $VD_1$ 导通，续流二极管$VD_2$ 截止。

次级绕组 $N_S$上产生的电压 $U_S$会施加到输出滤波电感 $L$的左端，形成线性增加的次级绕组电流 $I_S$（即整流二极管 $VD_1$ 上的正向导通电流$I_{F1}$），导致滤波电感$L$ 当中储存的能量也在增加，$L$ 上的感应电动势为左 + 右-。这个次级绕组上的电流 $I_S$ 将为输出滤波电容$C$充电，并且为负载电阻 $R_L$ 提供输出电流 $I_O$，此时次级绕组上通过的电流$I_S$等于为输出滤波电容 $C$ 的充电电流 $I_1$ 与负载电流 $I_O$ 之和。

当功率开关管 $VT$关断（即上图当中的开关 $S$ 断开）的时候，初级绕组$N_P$上的电流突然中断，根据电磁感应的原理，此时会在初级绕组上产生反极性的感应电压。与此同时，高频变压器$T$ 上的磁复位绕组$N_R$ 和次级绕组$N_S$ 也会同时产生极性为上- 下 + 的感应电压。此时二极管$VD_3$导通，整流二极管 $VD_1$ 截止。高频变压器$T$ 的励磁电流 $I_R$ 将会通过二极管 $VD_3$ 回馈到电源输入的 $U_I$ 端，并且线性减少至零。

由于滤波电感 $L$当中的电流不能发生突变，整流二极管 $VD_1$ 截止之后，$L$ 上将会产生一个左 - 右+ 的感应电压，使得续流二极管 $VD_2$ 导通，产生正向导通电流 $I_F$。此时，储存在 $L$当中的磁场能量就会转换为电能，经过由二极管 $VD_2$ 构成的回路，继续向负载 $R_L$ 供电。伴随着滤波电感$L$当中磁场能量的释放，电流 $I_F$将会逐渐减小，而输出滤波电容 $C$ 将会释放电流 $I_2$，此时输出电流 $I_O$ 等于流过电感的电流$I_F$ 与滤波电容 $C$ 所释放电流之和。

不同于反激式变换器，正激式变换器初级绕组$N_P$ 上的电流 $I_P$ 和次级绕组 $N_S$ 上的电流 $I_S$产生的磁场会在高频变压器 $T$ 当中相互抵消，从而不会导致变压器 $T$ 的磁芯过度磁化，变压器 $T$ 上面也基本不会储存能量。而在功率开关管$VT$ 关断期间，高频变压器 $T$当中的励磁电流将会通过磁复位绕组 $N_R$ 反馈至输入电源。

注意：由于正激式变换器是在功率开关管导通期间向负载传输能量，因而属于一种比较典型的正激型变换器。

波形分析

正激式 DC-DC变换器相关的电压与电流波形如下图所示，其中PWM 表示的是脉冲宽度调制的波形（其中 $t_{ON}$ 和 $t_{OFF}$ 分别是功率开关管 $VT$的导通时间和关断时间，而 $T$表示的是开关周期）。$U_C$ 为功率开关管 $VT$的集电极电压波形，最后的 $I_P$为初级绕组的电流波形（即功率开关管 $VT$的集电极电流波形），而 $I_S$ 表示的是次级绕组$N_S$上的电流波形（即整流二极管 $VD_1$ 的正向电流波形），而 $I_F$ 表示的是续流二极管$VD_2$ 上的电流波形，$U_S$ 表示的是次级绕组$N_S$ 两端的电压波形。

观察上图可以发现，当功率开关管 $VT$导通的时候，其集电极电压 $U_C$等于零。而在功率开关管 $VT$关断的时候，其集电极电压 $U_C$ 为输入电压 $U_I$的两倍。这是由于磁复位期间初级绕组 $N_P$ 上产生了上 - 下+ 的感应电压，该电压与输入电压 $U_I$ 相等，并且会与 $U_I$相互叠加，使得功率开关管 $VT$ 上的集电极电压 $U_C = 2 \times U_I$。

注意：为确保高频变压器 $T$ 能够完成磁复位，正激式变换器的 PWM信号占空比 $D$不能超过50%。为了保留一定的安全余量，通常会将最大占空比限定在45% 以下。

总结

正激式 Forward 变换器，具有如下几个显著的特点：

输出电压 $U_O$与输入电压 $U_I$的关系为 $U_O = D \times U_I \times\frac{N_S}{N_P}$，通过改变初级绕组 $N_P$ 与次级绕组 $N_S$的匝数比，就可以构成升压式、降压式开关电源，而改变占空比$D$就可以调节输出电压 $U_O$。
功率开关管 $VT$承受的最大电压 $U_{CE} = 2\times U_I$。
功率开关管 $VT$的最大集电极电流 $I_C = I_O\times \frac{N_S}{N_P}$。
通过整流二极管 $VD_1$ 的平均电流 $I_S = D \times I_O$。
通过整流二极管 $VD_1$ 的反向电压 $U_R = U_O + U_I \times\frac{N_S}{N_P}$。
通过续流二极管 $VD_2$ 的平均正向电流$I_F = I_O \times (1 - D)$。

注意：正激式变换器必须在整流二极管$VD_1$ 与滤波电容$C$之间串联一个滤波电感 $L$，由于该电感还会起到储能的作用，因而也被称作储能电感。

推挽式 Push-Pull

拓扑结构

推挽式变换器（Push-Pull Converter）主要是通过 2只功率开关管的交替工作来完成转换，可以将其视为 2 个单管正激式 DC-DC变换器的组合，其输出整流滤波电路也与正激式 DC-DC变换器基本相同，其拓扑结构如下图所示：

上述拓扑结构当中的 $T$表示高频变压器，其中的 $N_{P1}$ 和 $N_{P2}$为初级绕组（两者匝数相同），$N_{S1}$ 和 $N_{S2}$为次级绕组（两者匝数相同），初级绕组与次级绕组的极性相同，并且均带有中心抽头，同名端的位置如上图所示。

$VT_1$ 和 $VT_2$ 为功率开关管，$VD_2$ 和 $VD_2$ 为输出整流二极管，$L$ 为输出滤波电感，$C$ 为输出滤波电容，$U_O$ 为直流输出电压，$R_L$为外部的负载电阻。除此之外，PWM脉宽调制器同样作为变换器的核心，用于产生两路相位差为180° 的控制信号 $U_A$ 和 $U_B$，从而使得功率开关管$VT_1$ 与 $VT_2$ 交替工作。

工作原理

PWM 脉宽调制器产生的两路控制信号 $U_A$ 和 $U_B$ 交替出现，当 $U_A$ 为高电平的时候，相应的 $U_B$就会为低电平，反之亦然。功率开关管 $VT_1$ 和 $VT_2$ 在 PWM脉宽调制信号的控制下，交替的导通与关断。为了便于分析，接下来的原理图分别使用了开关$S_1$ 和 $S_2$的闭合与关断，来代替功率开关管 $VT_1$ 和 $VT_2$ 的导通与关断作用。

当 PWM 控制信号 $U_A$为高电平时，功率开关管 $VT_1$ 导通（开关 $S_1$ 闭合），而 $VT_2$ 截止（开关 $S_2$断开），此时的电流路径如上图所示。输入电压 $U_I$ 施加到初级绕组 $N_{P1}$ 的两端，使得通过初级绕组的电流$I_{P1}$线性的增大，初级绕组 $N_{P1}$ 上的感应电动势为上 -下 +。根据电磁感应原理，高频变压器 $T$ 的初级绕组 $N_{P2}$，次级绕组 $N_{S1}$ 和 $N_{S2}$ 两端的感应电压同样为上- 下 +，此时后面的整流二极管$VD_1$ 截止，而 $VD_2$ 导通。

次级绕组 $N_{S2}$上产生的感应电压 $U_{S2}$施加到输出滤波电感 $L$的左端，从而形成线性增加的次级绕组电流 $I_{S2}$（即整流二极管 $VD_2$ 的正向导通电流）。与此同时，电感$L$上储存的能量也在增加，其感应电动势为左 + 右-。$I_{S2}$为输出滤波电容 $C$充电，并且为负载电阻 $R_L$提供输出电流 $I_O$。此时次级绕组 $N_{S2}$ 上通过的电流 $I_{S2}$ 等于电容充电电流$I_1$ 与输出电流$I_O$ 之和。

当 PWM 控制信号 $U_B$为高电平时，功率开关管 $VT_2$ 导通（开关 $S_2$ 闭合），而 $VT_1$ 截止（开关 $S_1$断开），此时的电流路径如上图所示。输入电压 $U_I$ 施加到初级绕组 $N_{P2}$ 的两端，使得通过初级绕组的电流$I_{P2}$线性的增大，初级绕组 $N_{P2}$ 上的感应电动势为上 +下 -。根据电磁感应原理，高频变压器 $T$ 的初级绕组 $N_{P1}$，次级绕组 $N_{S1}$ 和 $N_{S2}$ 两端的感应电压同样为上+ 下 -，此时后面的整流二极管$VD_2$ 截止，而 $VD_1$ 导通。

次级绕组 $N_{S1}$上产生的感应电压 $U_{S1}$施加到输出滤波电感 $L$的左端，从而形成线性增加的次级绕组电流 $I_{S1}$（即整流二极管 $VD_1$ 的正向导通电流）。与此同时，电感$L$上储存的能量也在增加，其感应电动势为左 + 右-。$I_{S1}$为输出滤波电容 $C$充电，并且为负载电阻 $R_L$提供输出电流 $I_O$。此时次级绕组 $N_{S1}$ 上通过的电流 $I_{S1}$ 等于电容充电电流$I_2$ 与输出电流$I_O$ 之和。

在推挽式变换器当中，PWM 脉宽调制器产生的两路控制信号 $U_A$ 和 $U_B$总是交替出现，当控制信号的占空比 $D < 50\%$ 的时候，就会出现一段 $U_A$ 和 $U_B$均为低电平的时间。同时为了避免 2只功率开关管 $VT_1$和 $VT_2$同时导通，也必须保证足够长的 $U_A$ 与$U_B$同时为低电平的时间（即死区时间，通常使用 $DT$ 来进行表示，通常为1μs ~ 3μs）。当控制信号的占空比 $D$ 减小的时候，就会相应的延长 $U_A$ 和 $U_B$同时为低电平的时间。

注意：为避免推挽式变换器当中两只功率开关管同时导通，PWM脉宽调制器所产生两路控制信号的占空比 $D$ 必须小于 50%。

当两只功率开关管 $VT_1$ 和 $VT_2$ 同时关断的时候（即 $U_A$ 和 $U_B$同时为低电平），推挽式变换器的电流路径如上图所示。由于功率开关管$VT_1$ 和 $VT_2$ 同时关断（即开关$S_2$ 和 $S_2$ 同时断开），初级绕组$N_{P1}$ 和 $N_{P2}$上均无电流通过。在高频变压器 $T$次级绕组一侧，由于滤波电感 $L$ 当中的电流不能突变，从而在 $L$ 上产生一个左 - 右+ 的感应电压，使得整流二极管 $VD_1$ 和 $VD_2$ 导通，从而产生电流 $I_{F1}$ 和 $I_{F2}$，储存在电感 $L$当中的磁场能量就会转换为电能，经过由整流二极管 $VD_1$ 和 $VD_2$ 构成的回路，继续向负载电阻 $R_L$ 供电。随着电感 $L$ 当中磁场能量的释放，其通过的电流 $I_L$逐渐减小，此时输出滤波电容 $C$ 将会释放出电流 $I_3$，负载电流 $I_O$ 等于流经电感的电流$I_L$与电容所释放的电流 $I_3$ 之和。

其中，储能电感 $L$ 上通过的电流 $I_L$ 等于 $I_{F1}$ 与 $I_{F2}$的叠加，由于推挽式变换器的结构对称，通常情况下 $I_{F1}$ 与 $I_{F2}$相等（两者的值分别等于电感上电流 $I_L$的一半）。此种情况下会导致高频变压器 $T$ 的次级绕组 $N_{S1}$ 和 $N_{S1}$产生所谓的凸台电流（参见后续的波形分析小节）。由于$I_{F1}$ 与 $I_{F2}$ 在次级绕组 $N_{S2}$ 和 $I_{S2}$上产生的磁场相互抵消，高频变压器 $T$ 上的全部绕组都不会产生感应电压，即$N_{P1}$、$N_{P2}$、$N_{S1}$、$N_{S2}$ 上的感应电压均为零。

注意：由于推挽式变换器也是在功率开关管 $VT_1$ 与 $VT_2$导通期间向负载传输能量，因而属于一种正激型变换器。

波形分析

推挽式 DC-DC 变换器的电压以及电流波形如下图所示，其中 $U_A$ 与 $U_B$ 分别为功率开关管$VT_1$ 与 $VT_2$的控制信号。当控制信号为高电平的时候（即 $t_{ONA}$ 与 $t_{ONB}$阶段），相应的功率开关管会导通，而其它时候则会关断。

下图（左侧）展示的是高频变压器 $T$初级绕组一侧的电压以及电流波形，$U_{C1}$ 和 $U_{C2}$ 分别为功率开关管$VT_1$ 与 $VT_2$ 的集电极电压波形，而 $I_{P1}$ 和 $I_{P2}$分别为高频变压器初级绕组 $N_{P1}$ 和 $N_{P2}$的电流波形，即功率开关管 $VT_1$ 与 $VT_2$ 的集电极电流波形。
下图（右侧）展示的则是高频变压器 $T$次级绕组一侧的电压与电流波形，$U_{D1}$ 和 $U_{D2}$分别为输出整流二极管 $VD_1$ 和 $VD_2$ 正极的电压波形，而 $I_{S1}$ 和 $I_{S2}$分别表示的是高频变压器次级绕组 $N_{S1}$ 和 $N_{S2}$的电流波形，也就是整流二极管 $VD_1$ 和 $VD_2$ 的正向电流波形。

在上图左侧的波形图当中，当 $U_A$为高电平的时候（即 $t_{ONA}$阶段），功率开关管 $VT_1$ 导通，其集电极电压$U_{C1}$ 为0V，输入电压 $U_I$ 会施加到初级绕组$N_{P1}$的两端，使得初级电流 $I_{P1}$（即 $VT_1$ 的集电极电流 $I_{C1}$）线性的增加。此时功率开关管$VT_2$关断，其集电极电压 $U_{C2}$ 为输入电压 $U_I$ 的两倍，这是由于 $U_{C2}$ 为初级绕组 $N_{P2}$ 的感应电压（与 $U_I$ 幅度相同）与输入电压$U_I$ 叠加形成。

同样的道理，当 $U_B$为高电平的时候（即 $t_{ONB}$ 阶段），初级电流$I_{P2}$（即 $VT_2$ 的集电极电流 $I_{C2}$）线性的增加。此时功率开关管$VT_1$关断，其集电极电压 $U_{C1}$ 同样为输入电压$U_I$的两倍。当功率开关管 $VT_1$ 与 $VT_2$ 的控制信号 $U_A$ 与 $U_B$均为低电平的时候，功率开关管 $VT_1$ 与 $VT_2$都处于关断状态，初级绕组没有感应电压，两只功率开关管集电极的电压与输入电压$U_I$ 相同。

而在上图右侧的波形图当中，当 $U_A$为高电平的时候（即 $t_{ONA}$ 阶段），次级绕组$N_{S2}$的感应电压使得整流二极管 $VD_2$ 导通，两端的电压 $U_{D2}$为正，从而在次级绕组上形成线性增加的电流 $I_{S2}$。与此同时，$N_{S1}$ 的感应电压使得 $U_{D1}$ 为负，整流二极管 $VD_1$ 截止。同样的道理，当 $U_B$ 为高电平的时候（即$t_{ONB}$ 阶段），整流二极管 $VD_1$导通，从而在次级绕组上形成线性增加的电流$I_{S1}$，这个时候整流二极管$VD_2$ 截止。

当功率开关管 $VT_1$ 与 $VT_2$ 的控制信号 $U_A$ 与 $U_B$均为低电平期间，两只整流二极管 $VD_1$ 和 $VD_2$将会同时导通，从而起到续流作用，每只整流二极管上通过滤波电感$L$ 所释放电流 $I_L$的一半。伴随输出滤波电感 $L$ 当中磁场能量的释放，电流 $I_L$ 将会逐渐减小，使得次级绕组上的电流$I_{S1}$ 和 $I_{S2}$ 出现图中的凸台形状。

上图当中的次级绕组电流 $I_{S1}$ 和$I_{S2}$也分别是整流二极管 $VD_1$ 和 $VD_2$的正向导通电流，输出滤波电感 $L$ 上通过的电流则由 $I_{S1}$ 和 $I_{S2}$ 叠加而成（即为两者之和）。

总结

推挽式 Push-Pull 变换器，具备有如下几个显著的特点：

输出电压 $U_O$与输入电压 $U_I$的关系为 $U_O = 2D \times U_I \times\frac{N_S}{N_P}$，通过改变初级绕组 $N_P$ 与次级绕组 $N_S$的匝数比，就可以构成升压式、降压式开关电源。
功率开关管 $VT$承受的最大电压 $U_{CE} = 2\timesU_I$，当输入电压比较高的时候，需要选用耐压值比较高的功率开关管，导致成本上的增加，因而推挽式拓扑结构通常用于低输入电压（例如12V、24V、48V）的大功率 DC-DC开关电源。
功率开关管 $VT$的最大集电极电流 $I_C = I_O\times \frac{N_S}{N_P}$。
通过整流二极管 承受的反向电压$U_R = 2 \times U_I \times\frac{N_S}{N_P}$。
通过整流二极管 通过的平均电流$I_F = \frac{I_O}{2}$。

注意：推挽式变换器必须在输出整流二极管与滤波电容之间串联滤波电感，除此之外，只要增加次级绕组的数量，就可以组成多路输出式DC-DC变换器，并且输出电压的极性可以与输入电压的极性相反。

半桥式 Half-Bridge

拓扑结构

半桥式变换器（Half-BridgeConverter）在推挽式变换器的基础之上，由两只功率开关管构成半桥，适用于输出功率在100W ~ 500W范围的隔离式开关电源（通常作为消费类电子产品的主电源），其拓扑结构如下图所示：

在上述的拓扑结构当中，$T$表示的是高频变压器，其中 $N_{P}$ 为初级绕组，而$N_{S1}$ 和 $N_{S2}$为次级绕组（两者匝数相同，中心带有抽头）。初级绕组与次级绕组的极性相同，同名端的位置如上图所示。

$C_1$ 和 $C_2$分别为容值相等的输入分压电容，每一个电容上的电压分别为输入电压$U_I$ 的一半。$VT_1$ 和 $VT_2$ 为功率开关管，$VD_1$ 和 $VD_2$为输出整流二极管，$L$ 为输出滤波电感，$C_3$为输出滤波电容，$U_O$为直流输出电压，$R_L$为外部的负载电阻。除此之外，PWM脉宽调制器同样作为变换器的核心，用于产生两路相位差为180° 的控制信号 $U_A$ 和 $U_B$，从而使得功率开关管$VT_1$ 与 $VT_2$ 交替工作。

注意：相比于推挽式变换器，半桥式变换器增加了两个输入分压电容，省去了高频变压器初级绕组的中心抽头，并且使得功率开关管承受的电压下降为电源的输入电压$U_I$，不过两只功率开关管的驱动控制信号$U_A$ 和 $U_B$ 需要进行电气隔离。

基本原理

当 PWM 控制信号 $U_A$为高电平时，功率开关管 $VT_1$ 导通（开关 $S_1$ 闭合），而 $VT_2$ 截止（开关 $S_2$关断），此时的电流路径如上图所示。输入电压 $U_I$ 通过初级绕组 $N_P$，施加接到分压电容$C_2$的上端，此时初级绕组 $N_{P}$ 上的电压为输入电压$U_I$ 的一半，而电流$I_{P1}$线性的增加，绕组上产生的感应电动势为上 + 下-。根据电磁感应原理，高频变压器 $T$ 的 次级绕组 $N_{S1}$ 和 $N_{S2}$ 两端的感应电压同样也为上+ 下 -，此时后面的整流二极管$VD_1$ 导通，而 $VD_2$ 截止。

次级绕组 $N_{S1}$上产生的感应电压 $U_{S1}$施加到输出滤波电感 $L$的左端，从而形成线性增加的次级绕组电流 $I_{S1}$（即整流二极管 $VD_1$ 的正向导通电流）。与此同时，电感$L$上储存的能量也在增加，其感应电动势为左 + 右-。电流 $I_{S1}$开始为输出滤波电容 $C_3$ 充电，并且为负载电阻$R_L$ 提供输出电流$I_O$。此时次级绕组$N_{S1}$ 上通过的电流 $I_{S1}$ 等于电容充电电流$I_1$ 与输出电流$I_O$ 之和。

当 PWM 控制信号 $U_B$为高电平时，功率开关管 $VT_2$ 导通（开关 $S_2$ 闭合），而 $VT_1$ 截止（开关 $S_1$关断），此时的电流路径如上图所示。分压电容 $C_2$两端的电压，将会直接施加到初级绕组 $N_P$ 上面，即初级绕组$N_{P}$上面施加了大小为输入电压 $U_I$的一半的反向电压，导致初级绕组上的电流 $I_{P2}$线性的增加，绕组上产生的感应电动势为上 - 下+。根据电磁感应原理，高频变压器 $T$ 的 次级绕组 $N_{S1}$ 和 $N_{S2}$ 两端的感应电压同样也为上- 下 +，此时后面的整流二极管$VD_2$ 导通，而 $VD_1$ 截止。

次级绕组 $N_{S2}$上产生的感应电压 $U_{S2}$施加到输出滤波电感 $L$的左端，从而形成线性增加的次级绕组电流 $I_{S2}$（即整流二极管 $VD_2$ 的正向导通电流）。与此同时，电感$L$上储存的能量也在增加，其感应电动势为左 + 右-。电流 $I_{S2}$开始为输出滤波电容 $C_3$ 充电，并且为负载电阻$R_L$ 提供输出电流$I_O$。此时次级绕组$N_{S2}$ 上通过的电流 $I_{S2}$ 等于电容充电电流$I_2$ 与输出电流$I_O$ 之和。

类似于前面介绍过的推挽式变换器，为了避免两只功率开关管同时导通，半桥式变换器当中的PWM 脉宽调制器产生的两路控制信号，占空比 $D$ 必须小于 50%。当 $U_A$ 和 $U_B$ 均为低电平，即两只功率开关管 $VT_1$ 和 $VT_2$ 同时关断（即开关 $S_1$ 与 $S_2$同时断开），此时初级绕组 $N_P$上面没有电流通过，而高频变压器 $T$次级绕组一侧的电流路径与推挽式变换器相同。

注意：由于半桥式变换器也是在功率开关管 $VT_1$ 与 $VT_2$导通期间向负载传输能量，因而也属于一种正激型变换器。

波形分析

半桥式 DC-DC 变换器的电压以及电流波形如下图所示，其中 $U_A$ 与 $U_B$ 分别为功率开关管$VT_1$ 与 $VT_2$的控制信号。当控制信号为高电平的时候（即 $t_{ONA}$ 与 $t_{ONB}$阶段），相应的功率开关管会导通，而其它时候则会关断。

下图（左侧）展示的是高频变压器 $T$初级绕组一侧的电压以及电流波形，$U_{E1}$ 和 $U_{C2}$ 分别为功率开关管$VT_1$ 的发射极与$VT_2$的集电极电压波形，而 $I_{P1}$ 和 $I_{P2}$分别为高频变压器初级绕组 $N_{P}$的正向与反向电流波形，即功率开关管 $VT_1$ 与 $VT_2$ 的集电极电流波形。
下图（右侧）展示的则是高频变压器 $T$次级绕组一侧的电压与电流波形，$U_{D1}$ 和 $U_{D2}$分别为输出整流二极管 $VD_1$ 和 $VD_2$ 正极的电压波形，而 $I_{S1}$ 和 $I_{S2}$分别为高频变压器次级绕组 $N_{S1}$ 和 $N_{S2}$的电流波形，也就是整流二极管 $VD_1$ 和 $VD_2$ 的正向电流波形。

在上图左侧的波形图当中，当 $U_A$为高电平的时候（即 $t_{ONA}$阶段），功率开关管 $VT_1$ 导通，其发射极电压$U_{E1}$等于输入电压 $U_I$。这样输入电压 $U_I$ 就会施加到初级绕组$N_{P}$的两端，使得初级电流 $I_{P1}$（即 $VT_1$ 的集电极电流 $I_{C1}$）线性的增加。此时功率开关管$VT_2$关断，由于其集电极与 $VT_{1}$的发射极连接，所以它的集电极电压 $U_{C2}$ 同样等于输入电压$U_I$。

同理，当 $U_B$为高电平的时候（即 $t_{ONB}$阶段），功率开关管 $VT_2$ 导通，其集电极电压$U_{C2}$ 等于 0V，电容$C_2$上的电压施加到初级绕组 $N_P$的两端，使得初级绕组上通过的电流 $I_{P2}$ 线性的增加（即 $VT_2$ 的集电极电流 $I_{C2}$）。此时，功率开关管 $VT_1$ 关断，由于其发射极与 $VT_2$ 的集电极相连接，所以其发射极电压$U_{E1}$ 也等于0V。换而言之，$VT_1$的发射极电压波形与 $VT_2$的集电极电压波形完全相同。

当功率开关管 $VT_1$ 与 $VT_2$ 的控制信号 $U_A$ 与 $U_B$均为低电平的时候，功率开关管 $VT_1$ 与 $VT_2$均处于关断状态，初级绕组上没有产生感应电压，$VT_1$ 的发射极电压与 $VT_2$的集电极电压相同，均为电容 $C_2$上端正极的电压，也就是输入电压 $U_I$ 的一半。

而在上图右侧的波形图当中，当 $U_A$为高电平的时候（即 $t_{ONA}$ 阶段），次级绕组$N_{S1}$ 的感应电压使得 $U_{D1}$为正，导致整流二极管 $VD_1$导通，从而在次级绕组上形成线性增加的电流 $I_{S1}$。与此同时，次级绕组$N_{S2}$ 上的感应电压使得 $U_{D2}$ 为负，整流二极管 $VD_2$ 截止。同理在 $U_B$ 为高电平的时候（即$t_{ONB}$阶段），整流二极管 $VD_2$将会被导通，同样会在次级绕组上形成线性增加的电流 $I_{S2}$，此时整流二极管$VD_1$ 截止。

类似于推挽式变换器，在控制信号 $U_A$ 与 $U_B$均为低电平期间，整流二极管 $VD_1$ 和 $VD_2$将会同时导通，从而起到续流作用（通过的电流，等于流经电感的电流的一半）电感电流的一半，次级绕组上的电流$I_{S1}$ 和 $I_{S1}$ 也会出现图中的凸台形状。

总结

半桥式 Half-Bridge 变换器，具备有如下几个显著的特点：

输出电压 $U_O$与输入电压 $U_I$的关系为 $U_O = D \times U_I \times\frac{N_S}{N_P}$。
功率开关管 $VT$承受的最大电压 $U_{CE} =U_I$。
功率开关管 $VT$的最大集电极电流 $I_C = I_O\times \frac{N_S}{N_P}$。
通过整流二极管 承受的反向电压$U_R = U_I \times\frac{N_S}{N_P}$。
通过整流二极管 通过的平均正向电流$I_F = \frac{I_O}{2}$。

注意：半桥式变换器也必须在输出整流二极管与滤波电容之间串联滤波电感，除此之外，只要增加次级绕组的数量，就可以组成多路输出式DC-DC变换器，并且输出电压的极性同样可以与输入电压的极性相反。

全桥式 Full-Bridge

拓扑结构

全桥式变换器（Full-BridgeConverter）在半桥式变换器的基础之上，将两只分压电容更换为一对功率开关管，适用于输出功率在500W以上场景（通常作为大功率用电设备的电源使用），其拓扑结构如下图所示：

四只功率开关管被划分为 $VT_1$ 和$VT_4$、$VT_2$ 和 $VT_3$ 两组，而 $VD_1$ 和 $VD_2$为输出整流二极管，$L$ 为输出滤波电感，$C$ 为输出滤波电容，$U_O$为直流输出电压，$R_L$为外部的负载电阻。除此之外，PWM脉宽调制器同样作为变换器的核心，用于产生两路相位差为180° 的控制信号 $U_A$ 和 $U_B$，其中 $U_A$ 用于驱动 $VT_1$ 和 $VT_4$，而 $U_B$ 用于驱动 $VT_2$ 和 $VT_3$，使得功率开关管$VT_1$ 与 $VT_2$ 能够交替进行工作。

注意：相比于半桥式变换器，全桥式变换器增加了两只功率开关管，通常需要使用脉冲变压器来耦合驱动信号，从而使得四只功率开关管的驱动控制信号$U_A$ 和 $U_B$彼此之间电气隔离，导致电路相对复杂，生产制造成本更高。

基本原理

PWM 脉宽调制器产生的两路控制信号 $U_A$ 和 $U_B$ 交替出现，当 $U_A$ 为高电平的时候，相应的 $U_B$就会为低电平，反之亦然。功率开关管 $VT_1$、$VT_4$ 和 $VT_2$、$VT_3$ 在 PWM脉宽调制信号的控制下，交替的导通与关断。为了便于分析，接下来的原理图分别使用了开关$S_1 \sim S_4$的闭合与关断，来代替功率开关管 $VT_1 \sim VT_4$ 的导通与关断作用。

当 PWM 控制信号 $U_A$为高电平时，功率开关管 $VT_1$ 和 $VT_4$ 导通（开关 $S_1$ 和 $S_4$ 闭合），而 $VT_2$ 和 $VT_3$ 截止（开关 $S_2$ 和 $S_3$关断），此时的电流路径如上图所示。输入电压 $U_I$ 通过开关 $S_1$ 和 $S_4$ 之后，施加到初级绕组$N_P$上面，使得初级绕组上的电流 $I_{P1}$线性的增加，绕组上产生的感应电动势为上 + 下-。根据电磁感应原理，高频变压器 $T$ 的 次级绕组 $N_{S1}$ 和 $N_{S2}$ 两端的感应电压同样也为上+ 下 -，此时整流二极管 $VD_1$ 导通，而 $VD_2$ 截止。

次级绕组 $N_{S1}$上产生的感应电压 $U_{S1}$施加到输出滤波电感 $L$的左端，从而形成线性增加的次级绕组电流 $I_{S1}$（即整流二极管$VD_1$的正向导通电流）。与此同时，电感 $L$上储存的能量也在增加，其感应电动势为左 + 右-。电流 $I_{S1}$开始为输出滤波电容 $C$ 充电，并且为负载电阻$R_L$ 提供输出电流$I_O$。此时次级绕组$N_{S1}$ 上通过的电流 $I_{S1}$ 等于电容充电电流$I_1$ 与输出电流$I_O$ 之和。

当 PWM 控制信号 $U_B$为高电平时，功率开关管 $VT_2$ 和 $VT_3$ 导通（开关 $S_2$ 和 $S_3$ 闭合），而 $VT_1$ 和 $VT_4$ 截止（开关 $S_1$ 和 $S_4$关断），此时的电流路径如上图所示。

输入电压 $U_I$通过开关 $S_2$ 和 $S_3$之后，反向施加到初级绕组 $N_P$上面，使得初级绕组上的反向电流 $I_{P2}$线性的增加，绕组上产生的感应电动势为上 - 下+。根据电磁感应原理，高频变压器 $T$ 的 次级绕组 $N_{S1}$ 和 $N_{S2}$ 两端的感应电压同样也为上- 下 +，此时整流二极管 $VD_2$ 导通，而 $VD_1$ 截止。

次级绕组 $N_{S2}$ 上产生的感应电压$U_{S2}$施加到输出滤波电感 $L$ 的左端，从而形成线性增加的次级电流$I_{S2}$（即整流二极管 $VD_2$的正向导通电流），电感上储存的能量开始增加，电感 $L$ 上面产生的感应电动势为左 +右 -。电流 $I_{S2}$为输出滤波电容 $C$进行充电，并且为负载电阻 $R_L$ 提供输出电流 $I_O$。次级绕组上的电流$I_{S2}$等于电容充电电流 $I_2$ 与输出电流 $I_O$ 之和。

类似于推挽式变换器，为了避免两组功率开关管同时导通，全桥式变换器当中PWM 脉宽调制器所产生的两路控制信号占空比 $D$ 必须低于50%。当控制信号 $U_A$ 和 $U_B$均为低电平，两组功率开关管 $VT_1$ 与 $VT_4$、$VT_2$ 与 $VT_3$ 同时关断（即开关 $S_{1 \sim 4}$同时断开）的时候，初级绕组 $N_P$上面没有电流通过。此时，高频变压器 $T$次级侧的电流路径与推挽式变换器相同。

注意：由于全桥式变换器是在 $VT_1$ 与 $VT_4$、$VT_2$ 与 $VT_3$两组功率开关管导通期间，向负载传递能量的，因而属于一种正激型变换器。

波形分析

全桥式 DC-DC 变换器的电压以及电流波形如下图所示，其中 $U_A$ 与 $U_B$ 分别为两组功率开关管$VT_1$ 与 $VT_4$、$VT_2$ 与 $VT_3$的控制信号。当控制信号为高电平的时候（即 $t_{ONA}$ 与 $t_{ONB}$阶段），相应的功率开关管就会导通，而其它时刻则会关断。

上图（左侧）展示的是高频变压器 $T$初级绕组一侧的电压以及电流波形，$U_{E1}$ 和 $U_{C2}$ 分别为功率开关管$VT_1$ 的发射极与$VT_2$的集电极电压波形。而 $U_{E3}$ 和 $U_{C4}$ 分别为功率开关管$VT_3$ 的发射极与$VT_4$的集电极电压波形。除此之外，$I_{P1}$ 和 $I_{P2}$分别为高频变压器初级绕组 $N_{P}$的正向与反向电流波形，即功率开关管 $VT_1$ 与 $VT_4$、$VT_2$ 与 $VT_3$ 的集电极电流波形。
上图（右侧）展示的则是高频变压器 $T$次级绕组一侧的电压与电流波形，$U_{D1}$ 和 $U_{D2}$分别为输出整流二极管 $VD_1$ 和 $VD_2$ 正极的电压波形，而 $I_{S1}$ 和 $I_{S2}$分别为高频变压器次级绕组 $N_{S1}$ 和 $N_{S2}$的电流波形，也就是整流二极管 $VD_1$ 和 $VD_2$ 的正向电流波形。

总结

全桥式 DC-DC变换器具备了半桥式和推挽式两种变换器的全部优点，但是电路结构更加复杂，成本也更高。在全部DC-DC变换器当中，全桥式变换器的输出功率最大，适用于搭建输出功率1kW ~ 3kW的大功率隔离式开关电源，其主要具备有如下特点：

输出电压 $U_O$与输入电压 $U_I$的关系与推挽式相同 $U_O = 2D \times U_I\times \frac{N_S}{N_P}$。
功率开关管 $VT$承受的最大电压 $U_{CE} =U_I$。
功率开关管 $VT$的最大集电极电流 $I_C = I_O\times \frac{N_S}{N_P}$。
通过整流二极管承受的反向电压也与推挽式相同 $U_R = 2U_I \times \frac{N_S}{N_P}$。
通过整流二极管 通过的平均正向电流$I_F = \frac{I_O}{2}$。

注意：全桥式变换器同样必须在输出整流二极管与滤波电容之间串联滤波电感，除此之外，只要增加次级绕组的数量，就可以组成多路输出式DC-DC变换器，并且输出电压的极性同样可以与输入电压的极性相反。

关于拓扑选择的建议

开关电源的拓扑结构从选型的角度，可以被划分为隔离与非隔离两种类型：

隔离型：通过高频变压器实现电气隔离，安全性更高，体积更大，效率略低（通常在80% ~ 90% 范围）。
非隔离型：输入与输出之间存在电流回路（例如输入输出之间存在共地连接），直接通过储能电感和电容进行功率转换，由于省去了变压器，所以转换效率更高（可以达到95% 以上）。

非隔离型拓扑，输入与输出共地连接：

降压型Buck，输出电压小于输入电压，主要应用于电源适配器等场景。
升压型 Boost，输出电压大于输入电压，主要应用于 LED驱动电路，以及对电池进行升压等场景。
升降压型Buck-Boost，输出电压即可以高于也可以低于输入电压，并且极性反转（存在有SEPIC 和 Cuk 两个变种拓扑）。

隔离型拓扑，输入与输出之间存在有电气隔离：

反激 Flyback，结构简单，适合于低于100W 的小功率场景，例如手机充电器。
正激Forward，效率高于反激式拓扑，并且需要额外的磁复位电路，主要适用于100W ~ 500W 功率的中等功率场景。
推挽Push-Pull，采用两个功率开关管交替驱动变压器，效率相对较高，适用于100W ~ 1KW 的中等功率场景。
半桥Half-Bridge，同样采用采用两个功率开关管交替驱动变压器，但是需要分压电容来平衡输入电压，适用于200W ~ 1KW 的中等功率场景。
全桥 Full-Bridge，采用四个开关管组成的 H桥电路驱动变压器，具有高效灵活的控制方式，是高功率密度电源设计的首选方案，特别适用于1KW ~ 10KW的大功率场景，例如：服务器电源、工业电机驱动、电动汽车充电桩、太阳能逆变器等。

闭环控制算法 PID 的原理剖析与实现

2025-02-04T16:00:00.000Z

比例-积分-微分（PID，Proportion IntegrationDifferentiation）是一种广泛运用于自动化控制领域的经典算法，属于众多控制算法当中最能够体现反馈思想的算法。该算法由Nicolas Minorsky 于 1922年船舶舵机控制理论的研究当中提出，随后以其卓越的性能和易于实现的特性，在温度控制、电机调速、过程控制等诸多领域逐渐普及。无论是简单的单变量系统，还是复杂的多变量系统，PID控制算法都能通过调节比例、积分、微分三个参数实现精准的控制。

例如把一台无刷电机连接到额定输出电压为 12V的锂电池组，然后通过一个占空比为 50% 的 PWM波进行驱动，刚开始的时候电机运行速度很快且扭矩充足，但是随着时间的流逝，锂电池的放电电压逐步下降，开始影响到电机的转速和转矩。如果这块锂电池组刚充满的时候，输出电压为12V，PWM 波占空比为50%，那么作用在电机两端的等效电压为 $12V \times 50\% =6V$。放电持续一段时间之后，锂电池电压降低至9V，此时电机两端的等效电压也会降低到 $9V \times 50\% =4.5V$，电机的转速和转矩开始出现明显的下降。如果需要在锂电池的整个放电周期当中，保持电机转速 和 转矩的稳定，就有必要引入这里将要介绍的 PID 控制理论。

控制系统分类

在众多工业自动化控制算法当中，通常会根据当前是否存在有反馈信号，而将其笼统的划分为开环控制和闭环控制两种类型：

开环控制系统（OpenLoop）：被控对象的输出(即被控制量)不会影响到控制装置的输出，这种控制系统不需要返回被控量，也不会形成任何的闭环回路。
闭环控制系统（ClosedLoop）：被控对象的输出（通过检测装置）返回并影响到控制装置的输出，进而形成闭环的控制回路。

注意：根据反馈信号与控制信号的极性是否相同，还可以将闭环控制系统进一步划分为正反馈和负反馈两种类型。

PID 算法属于一种闭环控制系统，下图展示了使用 PID控制器对直流无刷电机进行调速的过程，无刷电机的目标转速$n_0(t)$将会与实际转速 $n(t)$ 进行比较，其差值 $e(t)=n_0(t)-n(t)$ 经过 PID控制器调整之后，输出的电压控制信号 $u(t)$经过功率放大器处理之后，就可以驱动直流电机并实时调整其 转速与 转矩：

PID 算法概览

PID 是比例（Proportional[prəˈpɔːʃən(ə)l]）、积分（Integral[ˈɪntɪɡrəl]）、微分（Differential[ˌdɪfəˈrenʃ(ə)l]）三个英文单词的首字母缩写。顾名思义，这是一种基于系统运行时产生的偏差，利用比例、积分、微分计算出实际控制量的一种算法。在下面的示意图当中，展示了PID 算法的基本工作流程，其中的 $r(t)$是设定的目标值，$y(t)$是实际的输出值：

将设定的目标值 $r(t)$ 与实际输出值$y(t)$相减，就可以计算得到偏差 $e(t)$ 的值：

\[e(t) = r(t) - y(t)\]

上面示意图当中的偏差 $e(t)$ 将会作为 PID控制器的输入，而电压控制信号 $u(t)$ 则会作为 PID控制器的输出或者被控对象的输入，整个PID 控制器的算法可以被整理为如下的离散公式（PID算法的连续公式不利于计算机处理，这里不作介绍）：

\[\begin{align}u(t) & = \Biggl( K_p \times e(t) \Biggl) + \Biggl( K_i \times\int^t_0 e(t) dt \Biggl) + \Biggl( K_d \times \frac{de(t)}{dt} \Biggl)\\& = K_p \Biggl( e(t) + \frac{1}{T_i} \int^t_0 e(t) dt + T_d\frac{de(t)}{dt} \Biggl)\end{align}\]

上述第 1 个公式中的参数 $K_p$、$K_i$、$K_d$ 分别是 PID控制器的比例系数、积分系数、微分系数。而第2 个公式中的 $T_i$是积分时间、$T_d$则是微分时间。基于上面这个公式，就可以把 PID算法的控制流程梳理为如下三个步骤：

首先，计算出 设定目标值 与 实际输出值之间的偏差。
然后，将结果导入比例、积分、微分 三个 PID算法控制环节进行处理。
最后，通过闭环控制系统，不断的将实际输出值 反馈至偏差计算阶段，如此循环往复。

根据上述 PID 算法的理论公式，可以将其划分为比例、积分、微分三个控制环节，在接下来内容里我们会分别进行讨论。

注意：实际的工业控制系统当中，并非需要 PID的全部三个环节都参与控制，有些控制场景下只需要比例环节或者积分环节就可以控制。除此之外，每一套控制系统的PID 系数并不是通用的，需要根据实际情况进行标定。

比例 Proportional

比例控制环节主要用于补偿目标值与实际值之间的偏差，如果产生偏差PID控制器将会立刻产生控制作用，使得控制量向着降低偏差的方向进行变化，比例控制环节的数学式表达如下所示：

\[比例系数 K_p \times 偏差 e(t)\]

观察上面的数学公式可以发现，比例控制作用的强弱，主要取决于比例系数$K_p$，该参数的取值具有如下特点：

优点：比例系数越大，控制作用就会越强，过渡过程就会越快，控制过程的静态偏差也就会越小；
缺点：比例系数越大，也就越容易让控制信号发生振荡，从而破坏整个控制系统的稳定性；

因此，必须选用合适的比例系数取值，才能够减少过渡时间，降低振荡发生的概率，进而降低静态偏差，确保整个控制系统的稳定工作。

积分 Integral

积分控制环节主要用于消除在比例控制环节产生的静态偏差（即控制系统达到稳态之后，输出值与期望值之间的偏差），其数学式表达如下所示：

\[比例系数 K_p \times \frac{1}{积分时间 T_i} \times \int^t_0 偏差 e(t) dt\]

观察上面的数学表达式可知：只要存在着偏差，其控制作用就会不断的增强。只有当偏差$e(t)=0$的时候，其控制作用才会变成一个常数。虽然积分控制环节可以消除静态误差，但是同时也会降低控制系统的响应速度，导致控制系统出现超调（即输出量在达到设定值之前，就已经超过设定值的现象），所以必须根据实际的控制要求来选定积分时间$T_i$ 的取值：

积分常数 $T_i$越大，积分的累积作用就会越弱。虽然控制系统在过渡过程当中不会发生振荡，但是会减缓消除静态偏差的过程。但是可以降低超调量，提高控制系统的稳定性；
积分常数 $T_i$越小，积分的累积作用就会越强，此时过渡过程当中可能会产生振荡，不过消除静态偏差所需的时间比较短。

微分 Differential

微分控制环节用于根据偏差的变化趋势或者变化速度，在偏差来临之前引入一个修正信号，从而将偏差消灭在萌芽状态，进而降低控制系统的动态偏差（即控制系统输出与期望值之间的差异随着时间变化的情况），微分控制环节的数学表达式如下所示：

\[比例系数 K_p \times 微分时间 T_d \times \frac{de(t)}{dt}\]

观察上述公式可以发现，其控制作用主要由微分时间 $T_d$ 来决定。如果 $T_d$的值越大，控制系统抑制偏差 $e(t)$ 变化的能力就会越强。反之如果 $T_d$ 越小，其抑制偏差$e(t)$变化的能力就会越弱，因此该参数同样需要合理的进行取值。

概而言之，PID 控制系统不但需要在比例控制环节对偏差量 做出响应，以及在积分控制环节消除静态误差之外，还需要在微分控制环节根据偏差的变化趋势，预先修正动态偏差。

优点：微分控制环节有助于避免控制系统出现超调和发生振荡，同时能够提高控制系统的响应速度，并且改善动态性能；
缺点：容易引入高频噪声，在干扰信号比较严重的闭环控制系统当中，需要慎重引入微分控制环节，以及选择合理的微分时间$T_d$；

PID 算法的直观示例

本章节内容，通过一个【阀门向水箱注水】的形象实例来说明PID算法理论的基本思想，假设现在有下图这样一个透明的水箱，水位高度可以进行实时的观测，现在要通过顶部的阀门向水箱从零开始注水，以达到某个确定的水位（例如100% 完全注满）：

比例调节阶段

如果想将水箱里的水灌注到指定位置，那么只需要观测水位实际位置与目标位置的差值即可。如果差值较大，就将阀门开大一些。如果差值较小，就将阀门关小一些；伴随水位差值越来越小，直至完全关闭阀门，从而达到将水灌注到指定水位的目的。这种场景，就属于PID 控制算法的比例控制环节，输出水量 $u(t)$ 等于比例系数 $K_p$ 与水位差 $e(t)$ 的乘积：

\[输出 u(t) = 比例系数 K_p \times 偏差 e(t)\]

这里的比例系数 $K_p$就相当于阀门的开关幅度，该值越大就说明阀门开启得比较大，阀门的出水量就会越大，水箱里水量的调节速度就会更快；该值越小则说明阀门开启得比较小，阀门出水量和水箱水位的调节速度都会降低。换而言之，总体展现的就是通过增大比例系数，从而提高控制系统响应的思想。

例如在上面的示意图当中，比例系数 $K_p =0.05$ 时的控制输出，将会比 $K_p =0.01$ 的输出要更快的达到 100% 的稳态。

积分调节阶段

如果此时添加了一个用于放水的阀门，当放水速度等于注水速度的时候，此时的偏差$e(t) = 0$。相应的当 $e(t) \neq 0$的时候，水位的高度就会始终存在着一个静态误差。如果此时放水速度并非一个恒定不变的常量，那么单纯按比例进行控制，就无法补足这个静态不变的误差。因而必须引入积分控制环节，依靠动态的调整注水量来解决这个问题，此时的控制算法会扩展为如下的方程式：

\[输出 u(t) = \Biggl( 比例系数 K_p \times 偏差 e(t) \Biggl) + \Biggl(\frac{比例系数 K_p}{积分时间 T_i} \times \int^t_0 e(t) dt \Biggl)\]

积分控制环节存在着一个重要的参数积分系数 $K_i = \frac{比例系数 K_p}{积分时间T_i}$，积分时间用于累计过程误差，累计的误差越大，调节的力度就会越大。在水箱注水的例子里，可以理解为在第1 个注水阀门之外，额外又增加了第 2个注水阀门。这个阀门的工作规则是：当水位低于目标高度时，就持续加大阀门开启力度。当水位高于目标高度时，就不断减少阀门开启力度。这个时候，如果水箱的放水量和放水速度不发生变化，那么在经过若干次的调整之后，就可以消除控制系统的静态误差。换而言之，积分环节可以消除控制系统的静态误差。

积分系数 $K_i$越大，在比例系数 $K_p$为定值的前提下，就必须选用较小的积分时间 $T_i$取值，此时相当于降低了积分调节的灵敏度。如果当前没有达到预定水位，那么第2个阀门就会持续向水箱进行注水。当达到目标水位的时候，这个阀门也就达到了最大的出水量，进而开始导致水箱的注水量发生溢出，这部分溢出的注水量就被称作超调。因此第2个阀门的开启幅度越大，其达到目标水位的速度也就会越快，但是由于超调而导致的震荡也就会越多。观察上面的示意图，可以发现虽然增大积分时间 $T_i$有助于降低控制信号的超调，提升控制系统的稳定性，但是同时也会带来静态偏差消除时间过久的问题。

微分调节阶段

如果放水阀门的出水量并非一个稳定的常数，而是一个在不断发生变化的变量。那么积分调节阶段所引入的第2个阀门，依然在根据原先设定的目标水位进行控制的话，由于很难知晓下一时刻的出水量大小，调整操作往往就会显得滞后。此时仅仅只依靠比例和积分调节就不那么奏效，必须再行引入一个新的微分调节阶段的公式：

\[u(t) = \Biggl( K_p \times e(t) \Biggl) + \Biggl( \frac{K_p}{T_i}\int^t_0 e(t) dt \Biggl) + \Biggl( K_p \times T_d \frac{de(t)}{dt}\Biggl)\]

微分调节阶段相当于再次在水箱上添加第 3 个注水阀门，以及第 2个放水阀门，从而一边持续的观测水位变化，另一边不断的进行放水和注水，根据水位实际高度与预期高度差值的变化率来调整阀门的状态，从而达到更佳的水位控制效果。

微分控制环节的重要参数是微分系数 $K_d = 比例系数 K_p \times 微分时间T_d$，当比例系数 $K_p$的取值一定的情况下，微分调节阶段的控制作用主要由微分时间$T_d$来决定，其值越大，控制系统抑制动态偏差的能力就越强，反之其值越小，控制系统抑制动态偏差的能力就会越弱。

注意：本质上而言，积分控制环节调节的是整个注入和放水过程的静态偏差，而微分控制环节调节的则是整个过程的动态偏差。

位置式 PID 算法

由于常用的 MCU微控制器作为一种数字芯片，只能根据采样时刻的偏差计算控制量，而不能像模拟量那样进行连续的采样与控制，因而下面PID 公式中的 积分项 与 微分项无法直接使用，必须进行离散化处理：

\[\begin{align}u(t) = K_p \Biggl( e(t) + \frac{1}{T_i} \int^t_0 e(t) dt + T_d\frac{de(t)}{dt} \Biggl)\end{align}\]

首先将 T 作为采样周期，k作为采样序号，然后用离散的采样时间 kT 对应连续的时间t，然后就会得到如下一系列近似的变换：

\[\begin{cases}t \thickapprox k \cdot T，其中 \Big(k = 0,1,2,3...\Big) \\\Biggl( \int^t_0 e(t)dt \Biggl) \thickapprox \Biggl( T \sum^k_{j=0}e(jT) \Biggl) = \Biggl( T \sum^k_{j=0} ej \Biggl) \\\Biggl (\frac{de(t)}{dt} \Biggl) = \Biggl( \frac{e(kT) - e[kT-T]}{T}\Biggl) = \Biggl(\frac{e_k - e_{k-1}}{T} \Biggl)\end{cases}\]

将这些近似的变换代入到前面的 PID 算法公式，并且将 $e(kT)$ 简化为 $e_k$，就可以得到 PID算法的离散表达公式：

\[\begin{align}u_k & = \Biggl( K_p \times e_k \Biggl) + \Biggl( K_i \times\sum^k_{j=0} e_j\Biggl) + \Biggl[ K_d \times (e_k - e_{k-1}) \Biggl] \\& = K_p \times \Biggl[ e_k + \frac{T}{T_i} \times \sum^k_{j=0} e_j +T_d \times \frac{(e_k - e_{k-1})}{T} \Biggl]\end{align}\]

接下来的表格里，对于上述 PID离散公式当中变量的作用，分别进行了解释和说明。观察可以发现上述公式基本给出了全部控制量，因而也被称作全量式PID 控制算法，或者位置式 PID 控制算法：

PID 离散公式中的变量	参数说明
$k$	采样序号，取值范围为 $k =0,1,2,...$
$u_k$	第 $k$ 次采样时刻，PID控制器的输出值
$e_k$	第 $k$ 次采样时刻，输入到 PID控制器的偏差值
$e_k$	第 $k - 1$ 次采样时刻，输入到 PID控制器的偏差值
$K_i$	积分系数，$K_i= K_p \times\frac{T}{T_i}$
$K_d$	微分系数，$K_d= K_p \times\frac{T_d}{T}$

这里把位置式 PID 控制算法的优缺点，分别总结为下面的列表：

优点：如果 PID控制系统反馈回路的采样周期足够小，那么通过这种位置式 PID控制算法就可以近似的计算出控制量，在这个离散控制过程当中获得的效果，会与连续控制过程产生的效果非常之接近。
缺点：每次全量输出都会与过去的状态有关，需要对$e_k$进行累加，计算任务较为繁重；如果 PID控制器出现故障，可能会导致输出的控制量 $u_k$大幅度发生变化（由于输入的是绝对数值），极有可能导致严重的工业生产事故。接下来将要介绍的增量式PID 算法，就为了解决这个问题而出现的。

增量式 PID 算法

增量式 PID 算法输出的是控制量的增量 $\Delta U_k$，相应的 PID控制器的执行机构运行的也是这个增量，而非像位置式 PID算法那样输出一个幅度比较大的绝对数值。增量式 PID控制算法，可以通过前述的如下 PID 离散公式推导得出：

\[u_k = K_p \times \Biggl[ e(k) + \frac{T}{T_i} \times \sum^k_{j=0} e_j +T_d \times \frac{(e_k - e_{k-1})}{T} \Biggl]\]

根据这个公式，就可以知道 PID 控制器在第 $k－1$ 个采样时刻的输出控制值 $u_{k-1}$ 等于：

\[u_{k-1} = K_p \times \Biggl[ e_{k-1} + \frac{T}{T_i} \times\sum^{k-1}_{j=0} e_j + T_d \times \frac{(e_{k-1} - e_{k-2})}{T} \Biggl]\]

联立并且化简上述两组公式，就可以整理得到增量式 PID控制算法的公式：

\[\begin{align}\Delta u_k & = u_k - u_{k-1} \\& = K_p \Biggl(e_k - e_{k-1} + \frac{T}{T_i}e_k + T_d \frac{e_k -2e_{k-1} + e_{k-2}}{T} \Biggl) \\& = K_p \Biggl(1 + \frac{T}{T_i} + \frac{T_d}{T} \Biggl) e_k - K_p\Biggl( 1 + \frac{2T_d}{T} \Biggl) e_{k-1} + \Biggl( K_p \frac{T_d}{T}e_{k-2} \Biggl)\end{align}\]

如果使用参数 A 来替代上面公式当中的 $K_p \times \Big(1 + \frac{T}{T_i} + \frac{T_d}{T}\Big)$ 部分，参数 B 替代上面公式当中的 $K_p \times \Big( 1 + \frac{2T_d}{T} \Big)$部分，参数 C 替代上面公式当中的 $K_p \times \frac{T_d}{T}$部分，就可以将增量式 PID控制算法的公式简化为下面的形式：

\[\begin{cases}A = K_p \times \Big(1 + \frac{T}{T_i} + \frac{T_d}{T} \Big) \\B = K_p \times \Big( 1 + \frac{2T_d}{T} \Big) \\C = K_p \times \frac{T_d}{T}\end{cases}\implies\Delta u_k = A_{e_k} - B_{e_{k-1}} + C_{e_{k-2}}\]

观察上述推导过程，如果 PID 控制系统采用恒定的采样周期T，一旦确定 A、B、C的参数值，仅仅只需要基于前后三次的测量偏差，就可以由上面的公式求解得到控制量$u_k$。增量式 PID控制算法相比于位置式 PID算法的运算量更少，因而实际应用更加广泛。而位置式 PID控制算法也可以通过增量式控制算法，推导得到如下的数字递推 PID控制算法的公式：

\[u_k = u_{k-1} + \Delta u_k\]

PID 算法的 C 程序实现

本节内容会将前面所述的繁杂 PID 数学推导，抽象为 C语言编写的板级支持包（BSP，Board SupportPackage）程序，该程序主要由 BSP_PID.h 头文件和BSP_PID.c源文件组成，以便于大家在实际工程当中参考移植。

位置式 PID 的代码实现

对于位置式 PID 算法的程序实现，需要在头文件 BSP_PID.h当中定义一个名称为 _PID 的结构体变量，并且同时声明PID_param_init() 与 PID_Realize()两个工具函数：

#ifndef __BSP_PID_H
#define __BSP_PID_H

typedef struct {
  float target_value;   // 目标值
  float actual_value;   // 实际值

  float err;            // 偏差值
  float err_last;       // 前一个偏差值

  float Kp, Ki, Kd;     // 定义比例、积分、微分系数

  float integral;       // 定义积分值
} _PID;

extern void PID_Parameter_Init(void);             // PID 参数初始化
extern float PID_Realize(float temporary_value);  // PID 算法具体实现

#endif

源文件 BSP_PID.c 当中定义的PID_Parameter_Init() 函数主要用于配置 PID 算法所涉及到的$K_p$、$K_i$、$K_d$ 等各类结构体成员参数的值：

#include "./BSP_PID.h"

_PID PID; // 定义全局结构体变量

/** @brief 初始化 PID 参数 */
void PID_Parameter_Init() {
  PID.target_value = 0.0;
  PID.actual_value = 0.0;

  PID.err = 0.0;
  PID.err_last = 0.0;

  PID.integral = 0.0;

  PID.Kp = 0.31;
  PID.Ki = 0.070;
  PID.Kd = 0.3;
}

源文件 BSP_PID.c 当中定义的 PID_Realize()函数是整个工程的核心，通过函数参数 temporary_value将实际值传入，目标值通过代码当中的PID.err = PID.target_value - PID.actual_value参与计算，然后返回一个经过 PID 计算之后的实际值actual_value，整个过程紧密围绕着前面定义的_PID 结构体类型来进行：

/**
 * @brief  实现 PID 算法
 * @param  temporary_value 目标值
 * @retval 经过 PID 算法处理之后的输出值
 */
float PID_Realize(float temporary_value) {
  PID.target_value = temporary_value;            // 传入目标值
  PID.err = PID.target_value - PID.actual_value; // 计算目标值与实际值的偏差
  PID.integral += PID.err;                       // 累积偏差值

  /* PID 算法的具体实现 */
  PID.actual_value = PID.Kp * PID.err + PID.Ki * PID.integral + PID.Kd * (PID.err - PID.err_last);

  PID.err_last = PID.err;   // 传递偏差值
  return PID.actual_value;  // 返回实际值
}

上面代码当中的 PID 算法具体实现，就是基于前面所述的 PID离散表达公式来进行实现的。不同之处在于下面公式中的第 2 项 $K_i$使用的是对偏差进行积分，而在 C程序代码当中变为对偏差进行累加。虽然表达形式上有所不同，但是内涵和作用是基本相同的：

\[u(k) = K_p err(k) + K_i \sum err(k) + K_d \Big( err(k) - err(k-1) \Big)\]

把函数 PID_Realize()放置到定时器中断里进行调用，定时器每间隔 20ms中断一次，相应的 PID 算法也就会每 20ms 被执行一次（这就是PID 算法的执行周期）。通过微控制器运行之后，将PID_Realize() 输出的结果（也就是实际值actual_value）打印到串口，从而得到如下的图像：

观察上面的数据，可以发现起初相邻两个数据差距较大，振荡较为严重。但是随着算法的持续运行，目标值与实际值之间的偏差变小，直到最后实际值会在目标值附近上下振动，这种微小的振动就是静态偏差。

接着修改参数 $K_p$并观察曲线的变化，上图左侧是 $K_p =0.31$时候输出的曲线，明显是在震荡了许多次之后才逐渐趋于稳定。而右侧是 $K_p = 0.21$时候输出的曲线，调节次数和振荡明显减少，由此可见 PID参数标定的重要性。

增量式 PID 的代码实现

实现增量式 PID 算法，头文件 BSP_PID.h中依然需要定义一个名为 _PID 的结构体（相比于位置式 PID里的结构体，这里增加了一个 err_next成员变量，移除了一个表示积分值的 integral成员变量），并且同样声明有 PID_param_init() 和PID_Realize() 两个工具函数：

#ifndef __BSP_PID_H
#define __BSP_PID_H

typedef struct {
  float target_value;   // 目标值
  float actual_value;   // 实际值

  float err;            // 当前偏差值
  float err_next;       // 下一个偏差值
  float err_last;       // 最后一个偏差值

  float Kp, Ki, Kd;     // 比例、积分、微分系数
} _PID;

extern void PID_Parameter_Init(void);             // PID 参数初始化
extern float PID_Realize(float temporary_value);  // PID 算法具体实现

#endif

源文件 BSP_PID.c 当中定义的PID_Parameter_Init() 函数，同样用于设定 PID 算法所涉及到的$K_p$、$K_i$、$K_d$ 以及 $err$、$err_{last}$、$err_{next}$ 等结构体成员参数：

#include "./BSP_PID.h"

_PID PID; // 定义全局结构体变量

/** @brief 初始化 PID 参数 */
void PID_Parameter_Init() {
  PID.target_value = 0.0;
  PID.actual_value = 0.0;

  PID.err = 0.0;
  PID.err_last = 0.0;
  PID.err_next = 0.0;

  PID.Kp = 0.20;
  PID.Ki = 0.80;
  PID.Kd = 0.01;
}

源文件 BSP_PID.c 当中定义的 PID_Realize()函数也同样是整个工程的核心，依然是通过参数 temporary_value将实际值传入，然后经过一系列 PID 的计算处理之后，返回得到的实际值actual_value，区别主要在于代码当中 PID算法的具体实现部分：

/**
 * @brief  实现 PID 算法
 * @param  temporary_value 目标值
 * @retval 经过 PID 算法处理之后的输出值
 */
float PID_Realize(float temporary_value) {
  PID.target_value = temporary_value;             // 传入目标值
  PID.err = PID.target_value - PID.actual_value;  // 计算目标值与实际值的偏差

  /* PID 算法的具体实现 */
  float increment_value = PID.Kp * (PID.err - PID.err_next) + PID.Ki * PID.err + PID.Kd * (PID.err - 2 * PID.err_next + PID.err_last);
  PID.actual_value += increment_value;  // 对 PID 算法的处理结果进行累加处理

  PID.err_last = PID.err_next;          // 将下一个偏差，赋值给最后一个偏差
  PID.err_next = PID.err;               // 将当前偏差，赋值给下一个偏差

  return PID.actual_value;              // 返回实际值
}

上面代码当中的PID 算法具体实现，就是基于前面所述的增量式 PID算法的两个公式来进行实现的，程序代码的处理步骤（即代码中对于increment_value 和 actual_value变量值的处理过程）与 PID算法公式基本保持一致。仔细观察可以发现，增量式 PID算法总是与最近三次的偏差值相关：

\[\begin{cases}\Delta u(k) = \Bigg( K_p \times \Big( err(k) - err(k - 1) \Big) \Bigg) +\Bigg( K_i \times \Big( err(k) \Big) \Bigg) + \Bigg( K_d \times\Big(err(k) - 2 \times err(k-1) + err(k-2) \Big) \Bigg) \\u(k) = u(k-1) + \Delta u(k)\end{cases}\]

下图分别展示了 PID 系数分别等于 $K_p=0.05$、$K_i=0.10$、$K_d=0.01$（下图左），以及分别为 $K_p=0.20$、$K_i=0.80$、$K_d=0.01$（下图右）时候的输出曲线，可以看到不同的PID 参数标定对于输出结果的影响：

控制参数的标定

在本文前面的内容当中，已经再三强调过 PID控制参数的标定，对于控制输出结果的重要性。虽然可以通过理想化的数学模型，计算出PID控制相关的参数，但是这种方法并不总是能完美的匹配实际工况，还需要结合一些工程化的标定方法进行调参，这些方法包括试凑法、临界比例法、一般调节法等。

首先，我们总结一下 PID 算法各个控制系数的调节作用，以便于在后续的 PID参数标定当中做到有的放矢：

比例系数：调节作用快，PID控制系统一旦出现偏差，就会立刻对偏差进行放大输出。
积分系数：用于调节 输入偏差值 对于输出控制信号 的影响程度，如果积分系数标定得越大，那么 PID控制系统消除静态偏差的时间就会越短（但是过大的积分系数又会导致超调现象的发生）。
微分系数：用于调节偏差变化量对于控制系统输出的影响程度，如果微分系数标定得越大，那么PID控制系统对于偏差量的变化就会越敏感，也就越能提前进行响应，从而抑制超调现象，但是过大的微分系数又会导致振荡现象的出现。

试凑法

基于当前控制系统的具体情况，首先试凑出几组经验值，然后观察系统输出曲线的变化规律，大致确定各个系数对于曲线的具体影响，最后再根据具体的曲线进行调整。试凑法需要遵循首先调节比例系数，然后调节 积分系数，最后调节微分系数 的顺序，大致上遵循如下的标定过程：

按照纯比例控制系统来标定比例系数，得到一个比较理想的控制信号输出曲线。
把比例系数缩小 1.2 倍左右，再将 积分系数从小到大进行调整，使其输出一个满意的控制信号输出曲线。
基于上面的 积分系数 重新标定比例系数，观察输出的控制信号曲线是否有所改善。
如果存在改善，就再次修改积分系数，如此多次反复，直至得到一组合适的比例系数 和 积分系数。
如果外界存在干扰信号，控制系统的稳定性不佳，可以适当缩小比例系数 和积分系数，确保控制系统的稳定工作。
如果控制系统存在小幅超调，则可以在缩小 比例系数 和积分系数 的同时，适当的增大微分系数，从而获得超调量最小，调节作用时间最短的控制信号输出曲线。

临界比例法

基于纯比例控制系统，按照从小到大的顺序逐渐调节比例系数，直至控制系统输出信号曲线出现等幅振荡，再根据经验公式计算参数。该方法大体上遵循如下的标定过程：

将 积分系数、微分系数 置零，调节比例系数选取一个适当的值，使得控制系统按照纯比例的方式运行。
逐步增大比例系数，观察控制信号输出曲线的变化。如果曲线波动衰减，则继续增大比例系数。如果曲线波动发散，则减小比例系数，直至曲线波动呈现出等幅振荡，此时记录下这个临界的比例系数$\delta K$和振荡周期 $T_k$的值。
根据前面记录下的比例系数 $\deltaK$ 和振荡周期 $T_k$值，采用如下表格当中的经验公式，就可以计算出 $K_p$、$K_i$、$K_d$ 的参数。

控制环节	比例系数 $K_p$	积分系数 $K_i$	微分系数 $K_d$
P	$\frac{\deltaK}{2}$	$0$	$0$
PI	$\frac{\deltaK}{2.2}$	$\frac{K_p}{0.833 \times T_k}$	$0$
PID	$\frac{\deltaK}{1.7}$	$\frac{K_p}{0.5 \times T_k}$	$0.125 \timesT_k \cdot K_p$

通用调节法

这种方法主要针对于一些通用的 PID控制系统，具体的标定调试过程如下面列表所示：

首先，将积分系数与微分系数置零，简化控制系统为纯比例控制。
把比例系数的值设定为控制系统允许最大值的60% ~ 70%，逐步增大比例系数直至出现振荡，再逐渐减小比例系数直至消除振荡。
记录下此时的比例系数，并且再次将控制系统的比例系数设定为当前值的60% ~ 70%。
确定好比例系数后，设定一个较小的积分系数，然后逐渐增大该积分系数，同样直至出现振荡，再逐渐减小积分系数直至消除振荡。
记录下此时的积分系数，并且将控制系统的积分系数标定为当前值的55% ~ 65%。
通常情况下，不需要设置微分系数（标定为 0即可），如果出现小幅振荡，并且通过比例和积分环节无法消除，那么就可以考虑采纳与上述比例系数和积分系数标定类似的方法，此时微分系数可以取控制系统不发生振荡时值的30% 左右。
基于上述步骤获取的参数进行标定，分别对控制系统进行空载和带载的调试，然后再进行相应的微调，直至满足目标需求。

PID 参数标定实例

本节内容会基于一个实际的 PID 控制系统输出曲线，展示 PID各个系数的调节效果。首先，调整比例系数（积分系数和微分系数全部设置为零），此时控制系统只有比例环节参与控制，如果控制系统的输出曲线出现下图所示的大幅振荡。需要先排除硬件上的故障（例如电压不稳、电机堵转等），排除硬件因素的影响之后，说明当前的比例系数可能标定得过大，需要可以适当减小比例系数，同时观察曲线的变化，直至曲线的大幅度振荡消失。

若输出曲线依旧存在有如下图所示的小幅超调，并且无法再通过比例系数来优化曲线。此时可以逐步增大微分系数，同时观察输出曲线的变化，进而找出比较合适的参数。增大微分系数之后，如果输出曲线趋近于理想，则说明该控制系统只需要保留比例环节 和 微分环节 的控制。

如果此时控制系统的实际输出值，依然无法达到目标值，始终存在有下图所示的静态误差。那么就可以改为逐步增大积分系数，并且同时观察输出曲线的变化，如果消除静态误差的时间过长，则可以继续增大积分系数（注意控制系统的超调幅度）。经过调整之后，如果输出曲线趋于理想，则说明该控制系统仅需要保留比例环节 和 积分环节 的控制：

如果此时依然存在小幅的超调现象，那么就可以逐步增大微分系数，同时观察输出曲线的变化，进而找出最为合适的参数。实际生产环境下，自动化控制系统纷繁复杂，上面展示的标定过程仅仅只能作为参考。实际的日常工作当中，建议选择一款PID调试上位机软件，借助直观的图形化输出，便于调试出更加合理的参数标定。

直流无刷电机的 PWM 驱动控制原理简述

2024-11-06T16:00:00.000Z

直流无刷电机（BLDCM，Brushless Direct CurrentMotor）没有电刷和换向装置，需要采用 PWM脉冲波来进行控制，相比于传统的直流有刷电机，其交换了定子与转子的位置（线圈绕组作为定子，钕硼永磁铁作为转子，以霍尔传感器取代碳刷进行换向），相比于传统的直流有刷电机，无刷电机需要配备专门的驱动控制电路，但是其具备更高的效率，并且能耗和噪音更低，可以伺服控制，并进行无级变频调速。

普通有刷电机发生旋转的部分是绕组，而无刷电机无论是内转子 还是 外转子结构，其旋转的部分（转子）永远都是永磁体（钕铁硼磁铁）。而其定子则属于产生旋转磁场的部分，主要由硅钢片 和 绕组构成，本文旨在简单明了的介绍无刷电机的相关工作原理，作为后续撰写FOC 矢量控制算法相关内容的铺垫。

左手定则

左手定则（Left HandRule）是由英国电机工程师约翰.安布罗斯.弗莱明（John Ambrose Fleming）于1885年提出，其具体内容是让左手的拇指、食指、中指三个手指相互垂直，此时拇指指向就是导体受力的方向（即安培力），而食指指向的则是磁场的方向，中指则是指向的电流的方向：

导体受力 F（单位为N）等于磁通密度 B（单位为Wb/m²）与电流 I（单位为A），以及磁场中的导体长度L（单位为 m）的乘积：

\[F = B \times I \times L\]

左手定则说明：通电的导体在磁场当中会受到磁场力的作用。当磁场不变的时候，电流越大，导体长度越长，那么其所受到的力就会越大。这个力的大小与电流大小，以及导体的长度呈正比。

右手螺旋定则

右手螺旋定则也称为安培定则（Ampere’sRule），由物理学家安德烈·玛丽·安培（André Marie Ampère）于 1820年提出，主要用于判断电流产生的磁场的方向。右手握持住通电的螺旋状导线，如果手掌四个指头指向的是电流环绕的方向，那么拇指所指向的就是通电螺旋状导线产生的磁场N 极。

右手螺旋定则说明：通电线圈会在其周围产生一定强度的磁场，磁场方向与电流的方向有关。换而言之，如果将通电线圈放置在两个永磁体的磁极之间，那么在两个磁场力的相互作用下，线圈就会发生移动，这正是电机运行的最底层基本原理。

注意：电磁学当中的 N是指北极（North），而 S 则是指南极（South）。

有刷电机基本原理

如果在中空的圆柱体形状之间放置两个永磁体，并且使它们的南北磁极相对，中间放置通电线圈。根据右手螺旋定则，线圈两端将会产生N 和 S两个极性。此时如果线圈的一个磁极被吸引，那么另外一个磁极就会被排斥，从而推动线圈朝着一个方向旋转，直到通电线圈的磁极方向与南北磁极方向相反（即通电线圈的N 极被永磁体的 S 极吸引，而S 极则被永磁体的 N 极吸引）。

此时如果改变电流的方向，就会让线圈产生的磁场极性发生变换，之前相互吸引的磁极由于磁场极性发生变换，就会产生排斥力，促使线圈开始新一轮的转动。这就是直流有刷电机（BrushMotor）的基本工作原理。

有刷直流电机主要由定子、转子、换向器、电刷组成，其中定子固定不动，通常由永磁体制作。而换向器负责在特定位置改变电流的方向，使得转子上线圈的磁场始终与定子的磁场保持一定角度，确保在磁场力的作用下能够持续进行旋转。

上面示意图当中的 N 极与 S极是由永磁体制作的定子的两个磁极，内部则是由三组线圈绕制而成的转子。电刷的两端分别连接电源和换向器，每组线圈的换向器之间会使用绝缘材料进行隔离。

直流有刷电机通过电刷进行换向，可以方便的通过电压进行调速。并且励磁方向始终与定子磁场方向呈现一定角度，从而可以保持较大的转矩。但是缺点在于电刷容易磨损，运行噪音会比较大，需要定期进行更换，且电刷与换向器的接触面上会产生摩擦粉尘。

无刷电机工作原理

直流无刷电机通过微控制器代替电刷进行换向，同时采用霍尔传感器或者对感应电动势的过零点进行采样，来实时检测转子的位置。其基本工程流程是：微控制器根据霍尔传感器或者感应电动势获取转子的状态，然后通过驱动电路控制三相线圈的通断顺序，从而完成换向。下图展示了三相直流无刷电机的内部结构，该示意图当中只是简单描述了三相定子的U、V、W三组线圈（每一组线圈就称为无刷电机的一个相），实际上的线圈通常会采用多组对称缠绕方式：

而下面是一个典型的无刷直流电机的驱动电路原理图，通过三组共 6 枚功率MOS 管（每一组拥有 2 枚功率 MOS管，其源极分别会连接到正极和负极）的通断状态来控制三相无刷电机的转动：

由于直流无刷电机需要增加额外的微控制器、霍尔传感器、过零点采样电路，所以整体生产制造成本会更高，但是也会获得更加灵活的编程控制方式。

无刷和有刷电机结构区别

有刷电机由永磁体制作的定子（Stator）位于电机的外侧，而线圈绕制的转子（Rotor）则位于电机的中心位置：

无刷电机 定子 与 转子的位置正好相反，其永磁体制作的转子（Rotor）位于电机的中心位置，而线圈绕制的定子（Stator）则处于电机的外侧：

注意：在上述两张结构示意图当中，有刷电机与无刷电机的线圈绕组都采用了多组对称的方式进行绕制。

无刷电机的换向原理

无刷电机的换向主要依靠霍尔传感器或者对感应电动势进行过零点采样，其中开关型的霍尔传感器是一种磁场敏感元件，经过南北磁极时，其输出信号会呈现高低电平变化。通常会将三个霍尔传感器放置在定子的换向边，并像下图那样分别呈120° 电角度进行摆放：

当定子发生换向时，霍尔传感器就会输出高低电平的变化，从而检测出定子的换向行为。每当霍尔传感器经过磁极的时候，其输出状态就会改变一次，每旋转1 个磁场旋转周期，每个霍尔传感器会改变 2次状态，三个霍尔传感器一共会改变 6次状态。除了基于霍尔传感器的有感换向方案之外，基于感应电动势的无感换向控制方案，则会在本文后续内容当中进行更为详细的探讨。

无刷电机的主要性能指标

在下面的表格当中，总结了直流无刷电机的几个重要性能指标：

性能指标	参数说明
槽数 N	定子上面硅钢片齿槽的数量。
极数 P	转子上面永磁体的数量。
额定工作电压	是指无刷电机在指定负载条件下能够正常稳定工作的电压值，通常会基于额定电压来标注额定转速。
最大工作电流	直流无刷电机能够安全稳定工作的最大电流值。
KV 值	无刷电机在 `1V`工作电压下的每分钟转速，直流无刷电机的转速与电压呈正比关系，因而`最大空转转速 = KV值 * 工作电压`。
转矩	无刷电机当中转子产生的可以用来带动机械负载的驱动力矩，可以简单的理解为电机转动的力量。
转速	无刷电机每分钟的转动速度，转矩和转速两个参数属于此消彼长的关系，转速越高，转矩就会越低，反之亦然。
相电感 $L_S$	单位为亨利`H`，即电机静止时候，定子绕组两端的电感值的一半。
相电阻 $R_S$	单位为欧姆`Ω`，无刷电机两相之间电阻值的一半。

PWM 方波控制原理

采用 PWM脉冲波驱动三相无刷电机时，每次只会为其中的两相进行通电（一相连接到电源正极，一相连接到电源负极，另外一相浮空）。此时，电流会从电源正极流入，进入其中的一相，然后从另外一相回流至电源负极。

关断 A 相连接的 $Q_1$ 与 $Q_2$ 两个功率管，使得电机的 A相浮空。
开启 B 相连接的上桥臂功率管 $Q_3$，使得 B相连被接至电源正极（由于上下两个功率管同时导通会发生短路，因而$Q_3$ 开通的时候 $Q_4$ 必须关断）。
关断 C 相连接的上桥臂功率管 $Q_5$，下桥臂功率管 $Q_6$ 开通，使得 C相连接至电源负极。

这种情况下，电流就会从电源正极经过 $Q_3$ 流入电机的 B相，然后从电机的 C 相流出，最后通过 C相的下桥臂功率管 $Q_6$进入电源负极。

通电的线圈会产生磁场，从而在定子磁场的作用下产生一定角度旋转。此时如果根据霍尔传感器输出的状态，改变功率管的通断顺序，转子就会转动至下一个位置。每改变一次功率管的通断顺序就进行了一次换向，一个旋转周期需要进行六次换向。如果根据霍尔传感器的输出状态，按照下面表格所示的顺序。周期性切换功率管的通断，那么转子就会持续进行旋转：

霍尔传感器 $H_1$	霍尔传感器 $H_2$	霍尔传感器 $H_3$	导通的功率管	A 相	B 相	C 相
高电平	低电平	高电平	$Q_3$和 $Q_6$	浮空	正极	负极
低电平	低电平	高电平	$Q_3$和 $Q_2$	负极	正极	浮空
低电平	高电平	高电平	$Q_5$和 $Q_2$	负极	浮空	正极
低电平	高电平	低电平	$Q_5$和 $Q_4$	浮空	负极	正极
高电平	高电平	低电平	$Q_1$和 $Q_4$	正极	负极	浮空
高电平	低电平	低电平	$Q_1$和 $Q_6$	正极	浮空	负极

上述表格体现的是转子逆时针旋转时，霍尔传感器输出状态与电机各相的通电顺序。如果是顺时针旋转，那么通电顺序正好相反。

注意：旋转过程当中，定子磁场与转子磁场始终会保持适当的角度差，通过调整定子磁场领先转子磁场的角度，可以提高电机产生的力矩。

由于由于电机的三相每间隔 120°电角度（磁场旋转角度，其值等于机械角度 x 电极对数）进行摆放，所以三个霍尔传感器的输出信号波形也会间隔120°。除此之外，每个霍尔传感器的输出状态会每间隔180°改变一次，由于三个霍尔传感器会将整个平面划分为六个扇区，所以每间隔60°电角度，三个霍尔传感器的输出状态组合就会改变一次，下面的示意图展示了霍尔传感器的输出状态与其电角度之间的这种位置关系：

直流电机的转速与电压呈正比，这意味着通过改变功率管的PWM 占空比就可以进行调速（相当于改变了电机相线上的等效电压），PWM频率一般在 20KHz 左右，常见的调节方式具有如下几种：

$H_{PWM}/L_{ON}$：其中一相的下桥臂一直开通，只调节另一相的上桥臂。例如上面表格里的第一个状态，设置B 相为正 C 相为负，功率管 $Q_3$ 和$Q_6$ 导通，电流从电源的正极经过$Q_3$ 流向电机的 B 相，再经过 C相流出，最后经过功率管 $Q_6$进入电源负极，此时可以只调节上桥臂 $Q_3$ 的占空比，而 $Q_6$ 一直保持开启。
$H_{ON}/L_{PWM}$：其中一相的上桥臂一直开通，只调节另一相的下桥臂。例如功率管$Q_3$ 保持打开状态，而只调节功率管$Q_6$。
$H_{PWM}/L_{PWM}$：互补调节两相桥臂对应的功率管，例如$Q_3$ 和 $Q_4$ 为一组互补输出，$Q_5$ 与 $Q_6$ 为一组互补输出，而 $Q_1$ 和 $Q_0$关断。互补的优点在于上管关断的瞬间，电流可以立刻由下管进行续流，而不需要经过功率管内部的续流二极管，从而避免大电流损坏功率管。这种方式是实际开发工作当中，相对比较常用的一种方式。

更为简单直观的演示总结

无刷直流电机（BLDC，Brushless DirectCurrent）属于同步电机，下面是一款 1400KV的航模用三相无刷电机的实物图：

无刷电机的定子通常由三个星形连接的线圈绕组构成，而转子则使用永磁体制作。通过合适的顺序为定子通电，就可以在定子上产生一个旋转的磁场，使得转子的固定磁极跟随这个旋转的磁场，有序的进行旋转：

无刷电机一般通过 6 个 MOS管组成的三相逆变电路进行驱动，这个逆变电路通常都是由 3组半桥 MOS 管电路（即由 2 个 MOS管组成上桥臂和下桥臂，并从中间抽出一条输出线）制作而成。通过控制上下桥臂MOS 管的开关顺序，就可以在定子上产生出上述的旋转磁场：

下面的表格，展示了上桥臂、下桥臂的导通顺序，与相电流的流向之间的关系：

上臂导通	下臂导通	相电流 A	相电流 B	相电流 C
UH	WL	`DC+`	`悬空`	`DC-`
UH	VL	`DC+`	`DC-`	`悬空`
WH	VL	`悬空`	`DC-`	`DC+`
WH	UL	`DC-`	`悬空`	`DC+`
VH	UL	`DC-`	`DC+`	`悬空`
VH	WL	`悬空`	`DC+`	`DC-`

通过将上桥臂的控制信号设置为 PWM信号，就可以通过控制 PWM 的占空比，达到控制无刷电机转动速度的目的：

注意：上下桥臂不能同时导通，否则会短路。因此需要引入死区控制，来避免同一个相的上下桥臂同时被导通。

关于换相原理的进一步讨论

如前所述，在实际的电机控制场景当中，需要获取当前转子的位置，并且计算出下一步导通的桥臂，从而使得电机开始旋转。获取转子的位置，一般会采用有感和无感两种检测方式。

有感检测

基于霍尔传感器的有感检测

无刷电机一般使用 3个开关型霍尔传感器来检测转子的位置，每一个霍尔传感器相隔120° 进行安装，如下图所示：

当转子的 N 极靠近霍尔传感器时输出高电平，当 N极远离霍尔传感器时输出低电平。当转子转动一圈时，就会产生如下的波形：

使用有感的霍尔传感器，会增加无刷电机的生产制造成本，并且增加接线安装费用。同时传感器一旦发生故障，就会导致电机无法正常工作。

无感检测

无感控制策略主要包括反电动势法、电感法、续流二极管法等等，其中反电动势法的应用最为广泛和成熟。根据楞次定律（感应电流的方向总是使其产生的磁场阻碍引起感应电流的磁通量变化），反电动势的极性与绕组上主电压的极性相反，反电动势BEMF 的计算公式如下所示：

\[反电动势 BEMF = 绕组匝数 N \times 转子长度 l \times 转子内半径 r \times转子磁场 B \times 转子角速度 \omega\]

无刷电机生产制作完成之后，转子磁场 和绕组匝数等参数都是固定的，唯一能够决定反电动势的参数就是角速度，即转子的转速。每一次换向的时候，都有一个绕组为正，另外一个为负，第三个则保持开路状态。通过检测各相绕组的反电动势过零点，就能够在一个电周期内，获得转子的6个位置。下面的示意图，展示了无刷电机旋转一个周期时，每个相通过的电流与反电动势的波形：

注意：每一相的反电动势均存在由正到负，以及由负到正的情况，因此三相无刷电机一共存在有6 种过零状态。

实际开发工作当中，基于反电动势 BEMF的过零点检测，主要存在有 ADC采样、比较器检测、相电流采集三种方案，其中最后一种属于无感 FOC控制方案，而前面两种则属于无感方波控制方案，接下来将分别介绍这两种方案。

注意：当无刷电机的转速极慢的时候，反电动势的幅度值非常低，因而很难检测到过零点。

基于 ADC 采样的无感检测

无刷电机转动的时候，反电动势在过零点会出现浮空相，此时通过检测各相的对地电压，并与直流母线电压进行对比。当端电压等于直流母线电压的一半时，就认为发生了过零点事件。换而言之，基于ADC的过零点检测方案，就是通过同时测量端电压与直流母线电压，通过对比来判断当前是否处于过零点：

下面展示的是一个 ADC过零点检测电路的硬件原理图，通常为了简化计算流程，端电压与直流母线电压会采用相同的分压系数。例如在12V 无刷电机控制方案中，可以采用 $1:21$的分压方案，从而控制直流母线电压与端电压处于在电机控制芯片ADC 能够采集的范围：

基于比较器的无感检测

无刷电机转动的时候，反电动势在过零点会出现浮空相，此时通过检测各相的对地电压，并与中性点电压进行比较。当端电压从大于中性点电压，转变为小于中性点电压，或者端电压从小于中性点电压，变为大于中性点电压，就可以将其视为过零点。通常情况下，无刷电机不会引出中性点，导致无法直接测量中性点的电压。

在基于比较器的过零点检测方案当中，可以将三相绕组通过相同阻值的电阻器连接到公共点，以此来构建一个中性点，并将该中性点电压与端电压通过比较器进行比较，从而获得过零点的信号。

上面是一个基于比较器的无感检测电路原理图，通过使用相同阻值的R46、R47、R48电阻连接各相，从而构建出了一个虚拟的中性点。

PWM 控制方式的缺陷

虽然 PWM 电机控制算法比较简单，而且硬件 BOM成本也比较低，但是也存在着如下一系列显著的缺点：

采用 PWM脉冲宽度调制方式驱动无刷电机，由于电机的相电流只有通和断两种状态，即使在占空比和平均电流都很小的情况下，线圈上的脉动峰值电流也会比较大。由于发热量与电流的平方成正比，因而PWM 方式控制的电机，功率损耗和发热量都会比较大。
由于 PWM 控制的电磁场不够连续，导致电机的转矩出现脉动。因而 PWM并不适用于转矩要求较高的场合，否则会导致控制精度降低。除此之外，转矩的脉动还会使得系统振动产生噪声，干扰PCB 上其它芯片和传感器的工作。

为了解决上述问题，西门子公司的工程师 F.Blaschke在上世纪 70 年代提出了矢量控制方法（VectorControl），即处理时会将三相输出电流与电压以矢量方式来进行表示。其本质是将三相交流信号经过一系列坐标变换，转变为直流可控的两相正交电流。从而解耦复杂的电流关系，使得交流电机变得简单可控。这种控制方法，也被称作磁场导向控制（FOC，FieldOriented Control），后续我会为此再撰写一篇专题文章。

注意：笔者在撰写本文过程当中，还发现了这篇图文并茂的英文资料《HowBrushless DC MotorWorks?》，大家可以结合本文一起阅读，便于快速的理解并掌握三相无刷电机的PWM 波控制原理。

美国电子工业联盟 E 系列标准参数值速查手册

2024-11-05T16:00:00.000Z

电子工业联盟（ECIA，ElectronicsIndustry Alliance）是一个由美国电子产品生产制造企业组成的一个组织，由其EIA标准化委员会提出的 E系列标准参数值（E-series）是现代全球电子工业当中，电阻器、电容器、电感器、齐纳二极管等分立式电子元器件的标准参数值系统，其主要包括E3、E6、E12、E24、E48、E96和 E192七个系列，每个系列都对应着不同的精度与误差。基于产品通用性和兼容性的考量，目前全球各大半导体企业都基于该标准生产制造分立式元件。

系统电源树乃至于开关电源的设计，是广大电子工程师在日常工作当中，绕不开的一个重要环节。而在开关电源的选型设计过程当中，经常需要使用精密电阻器作为DC-DC电源芯片的外围配置电阻。但是临时抱佛脚在网络上检索的标准取值往往不够严谨与权威，难以保证参数值选取的准确性。所以我才基于EIA标准化委员会的相关官方资料，整理并且撰写了本文，便于在日常工作当中快速的确定各种精密分立式元器件的电气参数。

标准值与误差

E系列标准参数值（E-series）是一套十倍进制的标准参数值系统，例如以E6 标准参数值生产的电阻器，在 1Ω~10Ω 范围拥有着 6个不同阻值的电阻器，而在 10Ω~100Ω 范围之间依然有着 6个不同阻值的电阻器。除此之外需要注意的是，每一套 E系列标准参数值对应的元器件精度都会有所不同，具体的对应关系请参照下面的表格：

E 系列名称	精度/误差	每十倍进制标准参数值的个数
E3	高于 `>20%`	3 个标准参数值
E6	`20%`	6 个标准参数值
E12	`10%`	12 个标准参数值
E24	`5%`	24 个标准参数值
E48	`2%`	48 个标准参数值
E96	`1%`	96 个标准参数值
E192	`0.5%` 或 `0.25%`甚至更低	192 个标准参数值

注意：E字母后面的数值，即表示该标准值系统所拥有的基本参数值个数。

E3 系列标准值

E3 系列只拥有1.0、2.2、4.7三个标准参数值，例如该系列对应的电阻值如下面表格所示：

E 系列	对应的电阻值示例	单位
E3	1.0、2.2、4.7	`Ω`
E3	10、 22、 47	`Ω`
E3	100、220、470	`Ω`
E3	1.0、2.2、4.7	`KΩ`
E3	10、 22、 47	`KΩ`

E6 系列标准值

E6 系列拥有1.0、1.5、2.2、3.3、4.7、6.8六个标准参数值，例如该系列对应的电阻值如下面表格所示：

E 系列	对应的电阻值示例	单位
E6	1.0、1.5、2.2、3.3、4.7、6.8	`Ω`
E6	10、15、22、33、47、68	`Ω`
E6	100、150、220、330、470、680	`Ω`
E6	1.0、1.5、2.2、3.3、4.7、6.8	`KΩ`
E6	10、15、22、33、47、68	`KΩ`

E12 系列标准值

E12 系列拥有1.0、1.2、1.5、1.8、2.2、2.7、3.3、3.9、4.7、5.6、6.8、8.2十二个标准参数值，例如该系列对应的电阻值如下面表格所示：

E 系列	对应的电阻值示例	单位
E12	1.0、1.2、1.5、1.8、2.2、2.7、3.3、3.9、4.7、5.6、6.8、8.2	`Ω`
E12	10、12、15、18、22、27、33、39、47、56、68、82	`Ω`
E12	100、120、150、180、220、270、330、390、470、560、680、820	`Ω`
E12	1.0、1.2、1.5、1.8、2.2、2.7、3.3、3.9、4.7、5.6、6.8、8.2	`KΩ`
E12	10、12、15、18、22、27、33、39、47、56、68、82	`KΩ`

E24 系列标准值

E24 系列拥有1.0、1.1、1.2、1.3、1.5、1.6、1.8、2.0、2.2、2.4、2.7、3.0、3.3、3.6、3.9、4.3、4.7、5.1、5.6、6.2、6.8、7.5、8.2、9.1二十四个标准参数值，例如该系列对应的电阻值如下面表格所示：

E 系列	E24 系列标准电阻值	单位
E24	1.0、1.1、1.2、1.3、1.5、1.6、1.8、2.0、2.2、2.4、2.7、3.0、3.3、3.6、3.9、4.3、4.7、5.1、5.6,6.2、6.8、7.5、8.2、9.1	`Ω`
E24	10、11、12、13、15、16、18、20、22、24、27、30、33、36、39、43、47、51、56、62、68、75、82、91	`Ω`
E24	100、110、120、130、150、160、180、200、220、240、270、300、330、360、390、430、470、510、560、62、680、750、820、910	`Ω`
E24	1.0、1.1、1.2、1.3、1.5、1.6、1.8、2.0、2.2、2.4、2.7、3.0、3.3、3.6、3.9、4.3、4.7、5.1、5.6,6.2、6.8、7.5、8.2、9.1	`KΩ`

E48 系列标准值

E48 系列拥有下面表格所示的四十八个标准参数值：

E48 系列标准值	E48 系列标准值	E48 系列标准值	E48 系列标准值	E48 系列标准值	E48 系列标准值
1.00	1.05	1.10	1.15	1.21	1.27
1.33	1.40	1.47	1.54	1.62	1.69
1.78	1.87	1.96	2.05	2.15	2.26
2.37	2.49	2.61	2.74	2.87	3.01
3.16	3.32	3.48	3.65	3.83	4.02
4.22	4.42	4.64	4.87	5.11	5.36
5.62	5.90	6.19	6.49	6.81	7.15
7.50	7.87	8.25	8.66	9.09	9.53

例如，E48 系列对应的电阻值如下面的表格所示：

E 系列	对应的电阻值示例	单位
E48	1.00、1.05、1.10、1.15、1.21、1.27、1.33,1.40、1.47、1.54、1.62,1.69、1.78、1.87、1.96、2.05、2.15、2.26、2.37、2.49、2.61、2.74、2.87、3.01、3.16、3.32、3.48、3.65、3.83、4.02、4.22、4.42、4.64、4.87、5.11、5.36、5.62、5.90、6.19、6.49、6.81、7.15、7.50、7.87、8.25、8.66、9.09、9.53	`Ω`
E48	10.0、10.5、11.0、11.5、12.1、12.7、13.3,14.0、14.7、15.4、16.2,16.9、17.8、18.7、19.6、20.5、21.5、22.6、23.7、24.9、26.1、27.4、28.7、30.1、31.6、33.2、34.8、36.5、38.3、40.2、42.2、44.2、46.4、48.7、51.1、53.6、56.2、59.0、61.9、64.9、68.1、71.5、75.0、78.7、82.5、86.6、90.9、95.3	`Ω`
E48	100、105、110、115、121、127、133,140、147、154、162,169、178、187、196、205、215、226、237、249、261、274、287、301、316、332、348、365、383、402、422、442、464、487、511、536、562、590、619、649、681、715、750、787、825、866、909、953	`Ω`
E48	1.00、1.05、1.10、1.15、1.21、1.27、1.33,1.40、1.47、1.54、1.62,1.69、1.78、1.87、1.96、2.05、2.15、2.26、2.37、2.49、2.61、2.74、2.87、3.01、3.16、3.32、3.48、3.65、3.83、4.02、4.22、4.42、4.64、4.87、5.11、5.36、5.62、5.90、6.19、6.49、6.81、7.15、7.50、7.87、8.25、8.66、9.09、9.53	`KΩ`

E96 系列标准值

E96 系列拥有下面表格所示的九十六个标准参数值：

E96 系列标准值	E96 系列标准值	E96 系列标准值	E96 系列标准值	E96 系列标准值	E96 系列标准值
1.00	1.02	1.05	1.07	1.10	1.13
1.15	1.18	1.21	1.24	1.27	1.30
1.33	1.37	1.40	1.43	1.47	1.50
1.54	1,58	1.62	1.65	1.69	1.74
1.78	1.82	1.87	1.91	1.96	2.00
2.05	2.10	2.16	2.21	2.26	2.32
2.37	2.43	2.49	2.55	2.61	2.67
2.74	2.80	2.87	2.94	3.01	3.09
3.16	3.24	3.32	3.40	3.48	3.57
3.65	3.74	3.83	3.92	4.02	4.12
4.22	4.32	4.42	4.53	4.64	4.75
4.87	4.99	5.11	5.23	5.36	5.49
5.62	5.76	5.90	6.04	6.19	6.34
6.49	6.65	6,81	6.98	7.15	7.32
7.50	7.68	7.87	8.06	8.25	8.45
8.66	8.87	9.09	9.31	9.53	9.76

例如，E96 系列对应的电阻值如下面的表格所示：

E 系列	对应的电阻值示例	单位
E96	1.00、1.02、1.05、1.07、1.10,1.13、1.15、1.18,1.21、1.24、1.27、1.30、1.33、1.37.1.40、1.43、1.47、1.50、1.54、1.58、1.62、1.65、1.69、1.74、1.78、1.82、1.87、1.91、1.96、2.00、2.05、2.10、2.16、2.21、2.26、2.32、2.37、2.43、2.49、2.55、2.61、2.67、2.74、2.80、2.87、2.94、3.01、3.09、3.16、3.24、3.32、3.40、3.48、3.57、3.65、3.74、3.83、3.92、4.02、4.12、4.22、4.32、4.42、4.53、4.64、4.75、4.87、4.99、5.11、5.23,5.36、5.49、5.62、5.76、5.90、6.04、6.19、6.34、6.49、6.65、6,81、6.98、7.15、7.32、7.50、7.68、7.87、8.06、8.25、8.45、8.66、8.87、9.09、9.31、9.53、9.76	`Ω`
E96	10.0、10.2、10.5、10.7、11.0,11.3、11.5、11.8,12.1、12.4、12.7、13.0、13.3、13.7.14.0、14.3、14.7、15.0、15.4、15.8、16.2、16.5、1.69、17.4、17.8、18.2、18.7、19.1、19.6、20.0、20.5、21.0、21.6、22.1、22.6、23.2、23.7、24.3、24.9、25.5、26.1、26.7、27.4、28.0、28.7、29.4、30.1、30.9、31.6、32.4、33.2、34.0、34.8、35.7、36.5、37.4、38.3、39.2、40.2、41.2、42.2、43.2、44.2、45.3、46.4、47.5、48.7、49.9、51.1、52.3、53.6、54.9、56.2、57.6、59.0、60.4、61.9、63.4、64.9、66.5、68.1、69.8、71.5、73.2、75.0、76.8、78.7、80.6、82.5、84.5、86.6、88.7、90.9、93.1、95.3、97.6	`Ω`
E96	100、102、105、107、110,113、115、118,121、124、127、130、133、137.140、143、147、150、154、158、162、165、169、174、178、182、187、191、196、200、205、210、216、221、226、232、237、243、249、255、261、267、274、280、287、294、301、309、316、324、332、340、348、357、365、374、383、392、402、412、422、432、442、453、464、475、487、499、511、523、536、549、562、576、590、604、619、634、649、665、681、698、715、732、750、768、787、806、825、845、866、887、909、931、953、976	`Ω`
E96	1.00、1.02、1.05、1.07、1.10,1.13、1.15、1.18,1.21、1.24、1.27、1.30、1.33、1.37.1.40、1.43、1.47、1.50、1.54、1.58、1.62、1.65、1.69、1.74、1.78、1.82、1.87、1.91、1.96、2.00、2.05、2.10、2.16、2.21、2.26、2.32、2.37、2.43、2.49、2.55、2.61、2.67、2.74、2.80、2.87、2.94、3.01、3.09、3.16、3.24、3.32、3.40、3.48、3.57、3.65、3.74、3.83、3.92、4.02、4.12、4.22、4.32、4.42、4.53、4.64、4.75、4.87、4.99、5.11、5.23、5.36、5.49、5.62、5.76、5.90、6.04、6.19、6.34、6.49、6.65、6,81、6.98、7.15、7.32、7.50、7.68、7.87、8.06、8.25、8.45、8.66、8.87、9.09、9.31、9.53、9.76	`KΩ`

E192 系列标准值

E192系列由下面表格所示的一百九十二个标准参数值所组成：

E192 系列标准值	E192 系列标准值	E192 系列标准值	E192 系列标准值	E192 系列标准值	E192 系列标准值	E192 系列标准值	E192 系列标准值
1.00	1.01	1.02	1.04	1.05	1.06	1.07	1.09
1.10	1.11	1.13	1.14	1.15	1.17	1.18	1.20
1.21	1.23	1.24	1.26	1.27	1.29	1.30	1.32
1.33	1.35	1.37	1.38	1.40	1.42	1.43	1.45
1.47	1.49	1.50	1.52	1.54	1.56	1.58	1.60
1.62	1.64	1.65	1.67	1.69	1.72	1.74	1.76
1.78	1.80	1.82	1.84	1.87	1.89	1.91	1.93
1.96	1.98	2.00	2.03	2.05	2.08	2.10	2.13
2.15	2.18	2.21	2.23	2.26	2.29	2.32	2.34
2.37	2.40	2.43	2.46	2.49	2.52	2.55	2.58
2.61	2.64	2.67	2.71	2.74	2.77	2.80	2.84
2.87	2.91	2.94	2.98	3.01	3.05	3.09	3.12
3.16	3.20	3.24	3.28	3.32	3.36	3.40	3.44
3.48	3.52	3.57	3.61	3.65	3.70	3.74	3.79
3.83	3.88	3.92	3.97	4.02	4.07	4.12	4.17
4.22	4.27	4.32	4.37	4.42	4.48	4.53	4.59
4.64	4.70	4.75	4.81	4.87	4.93	4.99	5.05
5.11	5.17	5.23	5.30	5.36	5.42	5.49	5.56
5.62	5.69	5.76	5.83	5.90	5.97	6.04	6.12
6.19	6.26	6.34	6.42	6.49	6.57	6.65	6.73
6.81	6.90	6.98	7.06	7.15	7.23	7.32	7.41
7.50	7.59	7.68	7.77	7.87	7.96	8.06	8.16
8.25	8.35	8.45	8.56	8.66	8.76	8.87	8.98
9.09	9.20	9.31	9.42	9.53	9.65	9.76	9.88

瞬态电压抑制二极管 TVS 选型简述

2024-09-05T16:00:00.000Z

瞬态电压抑制二极管（TVS，Transient VoltageSuppressors）二极管，是一种在传统齐纳二极管工艺基础之上制造的一种电路保护元器件，也被称为瞬变抑制二极管、瞬态电压抑制器、雪崩击穿二极管等。其具有单向与双向之分，当两端经受瞬间高能量冲击时，就会以皮秒级别的速度将两端的阻抗值由高阻抗变化为低阻抗，从而将瞬间大电流接地，并把两端的电压箝制在一个预定的数值上，进而确保后级电路不会受到瞬态高压尖峰脉冲的影响。

总而言之，TVS二极管凭借皮秒级导通速率、大瞬态功率、低漏电流与电容、容易控制的箝位电压、击穿电压偏差小、可靠性高、体积小等优势，被广泛应用于敏感电路的过压保护当中（特别是 ESD静电防护）。目前国际市场上比较主流的 TVS 生产制造企业有美国威世Vishay、美国力特Littelfuse、日本安森美Onsemi、荷兰安世Nexperia 等厂家，而国内最近几年也涌现出了乐山无线电 LRC、台州电子TechPublic 以及国巨旗下的君耀电子BrightKing 等比较有实力的供应商。

原理图符号

瞬态电压抑制器（TVS，Transient VoltageSuppressors）狭义上是指雪崩击穿二极管，这是一种二极管形式的高效保护器件，通常采用较大尺寸的SMA 或者 SMB封装，结电容比较大，主要运用在防浪涌防护以及电源 ESD 等领域。而广义上的TVS 是指包含有 TVS 二极管的 ESD专用防护器件，其原理图符号如下图所示：

单向 & 双向

TVS二极管可以具体划分为单向和双向两种类型，双向TVS 主要应用于交流电压电路，而单向 TVS一般运用于直流电路（使用的时候需要反接在电路当中，这意味着使用的时候需要注意极性。考虑到物料规格的统一，以及采购成本的差异较为细微，双向TVS 在实际生产环境下使用更为普遍）。

当单向 TVS 二极管被应用于直流电路，在电路正常工作的时候，TVS处于截止状态（高阻态），不影响正常工作。但是当电路中出现瞬态电压突变（达到TVS 的雪崩击穿电压），TVS二极管就会迅速由高阻态转变为低阻态，将由于异常过压所导致的瞬态电流接入到地平面，同时将这个瞬态电压箝位在一个比较低的水平，进而保护后级电路免遭瞬态电压突变的损坏（瞬态电压突变消失以后，TVS二极管又会恢复为高阻态）。

伏安特性参数

涉及选型的 TVS 二极管伏安特性参数，主要涉及到 $V_{RWM}$、$I_R$、$V_{BR}$、$I_{PP}$、$V_C$、$C_j$六个，阅读时请结合如下的伏安特性曲线图：

反向截止电压 $V_{RWM}$：不会造成 TVS二极管损坏的最高峰值电压（如果是交流电压则使用真有效值表示），低于该参数时TVS 不会导通，设计电路的额定工作电压（5V 或者3.3V）应当低于这个参数。
反向漏电流 $I_R$：当工作在低于反向截止电压 $V_{RWM}$ 的时候，TVS所承受的最大反向电流。也就是说如果向 TVS 两端施加电压 $V_{RWM}$，此时通过的电流就是 TVS 的漏电流$I_R$。通常情况下，这个参数小于0.1uA 微安。
击穿电压 $V_{BR}$：即 ESD防护生效的电压，只要超过该参数，TVS二极管就会击穿导通。导通时间一般不会超过 400毫秒，避免较大电流损坏元器件。
脉冲峰值电流 $I_{PP}$：峰值反向脉冲电流是指 TVS 按照 IEC61000-4-5:2014或者 GB/T17626.5-2019 标准，使其工作在规定的 8/20 微秒或10/1000 微秒的脉冲波形下，此时 TVS所允许通过的最大峰值电流。也就是达到箝位电压 $V_C$ 的时候，通过 TVS二极管的电流，超过该参数会导致 TVS 的损毁。
箝位电压 $V_C$：即通过峰值脉冲电流 $I_{PP}$ 的时候，TVS两端产生的峰值电压。$I_{PP}$ 以及$V_C$这两个参数相互联系，主要用于衡量 TVS抵抗浪涌脉冲电流以及限制电压的能力。$I_{PP}$ 越大耐电流冲击能力越强，$V_C$ 越小说明 TVS 的箝位特性越好。
脉冲峰值功率 $P_{pp}$：即 箝位电压$V_C$ 与峰值脉冲电流$I_{PP}$ 的乘积，超过该参数同样会造成TVS 二极管的损毁。
结电容 $C_j$：即TVS当中的寄生电容，高速电路设计过程当中，需要重点关注这个参数，结电容过大会影响到信号的完整性。

本文接下来的内容当中，会对上述一系列的 TVS二极管选型参数，进行更加详细的说明。

反向截止电压 $V_{RWM}$

正常情况下，TVS 二极管应当处于截止状态（没有导通），因此 TVS的反向截止电压 $V_{RWM}$应当大于被保护电路的工作电压，从而确保 TVS不会影响被保护电路的正常工作，反向截止电压 $V_{RWM}$的取值可以通过下面的参考公式计算得到：

\[V_{RWM} = (1.1 \sim 1.2) \times V_{CC}\]

如果 $V_{RWM}$比被保护电路的额定工作电压更大，那么 TVS二极管的漏电流就会越小。反之，$V_{RWM}$ 越小，TVS二极管的箝位电压 $V_C$就会越小，对于后级电路的保护效果会相对更好。

注意：上述公式当中的 $V_{CC}$ 等于被保护电路的工作电压，例如12V、5V、3.3V、1.8V等等。

箝位电压 $V_C$

TVS 二极管的箝位电压 $V_C$，应当小于被保护电路最大可承受的瞬态安全电压，否则当TVS 处于箝位状态的时候，$V_C$会损坏后级的被保护电路:

\[V_C < V_{max}\]

注意：上述公式当中的 $V_{max}$等于被保护电路所能承受的最高电压。

额定瞬态功率 $P_{PPM}$

TVS 二极管的额定瞬态功率 $P_{PPM}$是指发生浪涌的时候，不会被浪涌脉冲电流损毁的功率值。该参数在选型时应当大于电路当中可能出现的最大瞬态浪涌功率，该参数越大，TVS二极管所能够承受的冲击能量就会越大，但是封装尺寸就会更大，相应的价格也就会越高。

对于箝位电压 $V_C$ 相同，但是额定瞬态功率 $P_{PPM}$ 不同的 TVS二极管，两者最大的区别主要在于能够通过的峰值电流 $I_{PP}$ 不同，这样 $P_{PPM}$ 与 $I_{PP}$就会呈正比，此时被保护电路所需通过的真实峰值电流 $I_{actual}$可以通过下面的公式进行计算：

\[I_{actual} = \frac{U_{actual}}{R_{i}}\]

注意：上述公式当中的 $U_{actual}$ 为实际测试电压，而 $R_{i}$ 为测试内阻。

结电容 $C_j$

根据被保护电路上信号的通信速率，选择具有恰当结电容$C_j$ 参数的 TVS二极管。下面的表格给出了对于常见通信接口，所推荐的 ESD防静电结电容大小：

通信接口	推荐结电容 $C_j$	通信接口	推荐结电容 $C_j$
GPIO	`< 30pF`	USB 2.0	`< 4pF`
按键	`< 30pF`	USB 3.0	`< 0.5pF`
音频接口	`< 10pF`	USB 3.1	`< 0.3pF`
以太网接口	`< 4pF`	HDMI 1.4	`< 0.7pF`
天线	`< 0.2pF`	HDMI 2.0	`< 0.3pF`

符合 ESD 等级

IEC61000-4-2是国际电工委员会颁布的电磁兼容性测试标准，与之相对应的国内测试标准是GB/T17626.2，生产环境下选择的 TVS 二极管，需要符合IEC61000-4-2 的 Level4标准（接触放电与空气放电）：

如果 TVS 二极管数据手册当中，箝位电压 $V_C$ 测试标准选择的是IEC61000-4-5，那么测试用的浪涌波形主要有如下两种规格：

8/20 us 微秒：指 8 us达到峰值脉冲电流 $I_{PP}$ 的100%，20 us 达到峰值脉冲电流$I_{PP}$ 的 50%。
10/1000 us 微秒：指 10 us达到峰值脉冲电流 $I_{PP}$ 的100%，1000 us达到峰值脉冲电流 $I_{PP}$ 的 50%。

注意：该标准只能确保 TVS二极管本身，在面对测试电压的时候不会被损坏。而后级被保护电路是否受到影响，还是要取决于当前箝位电压$V_C$ 参数的选择。

TLP 脉冲等级

传输线触波产生器（TLP，Transmission Line Pulsingsystem，）用于测量 TVS 二极管在瞬时高电压情况下的伏安特性曲线，TLP所释放的脉冲等级，可以与 IEC61000-4-2测试标准相互对应：

TLP 释放的脉冲等级	IEC61000-4-2 接触放电测试等级
`2 A`，`100 ns`	`1 kV`
`4 A`，`100 ns`	`2 kV`
`8 A`，`100 ns`	`4 kV`
`12 A`，`100 ns`	`6 kV`
`16 A`，`100 ns`	`8 kV`

当两个 TVS 二极管都能够通过 IEC61000-4-2 的8kV 静电脉冲测试时，TVS 二极管数据手册当中 TLP曲线（如下图）所对应的箝位电压越低，就代表这款 TVS的性能越好。我们可以根据被保护电路所能够承受的最大电压，选择 TLP曲线当中箝位电压适合的 TVS：

注意：TLP 曲线当中的箝位电压是瞬态100ns 时测试得到的，与 TVS持续工作时不会损坏的箝位电压会有所区别。

TVS 选型总结

TVS二极管在使用的时候，通常会反接在被保护电路当中，选型思路可以归纳为如下四个要点：

反向截止电压 $V_{RWM}$要大于被保护电路的正常工作电压（最好高于主控芯片的典型工作电压）。
箝位电压 $V_C$能够有效的保护后级电路（最好低于主控芯片额定工作电压的上限值）。
结电容 $C_j$不能影响后级被保护电路的信号完整性。
额定瞬态功率 $P_{PPM}$充裕，满足测试标准的同时，不能比电路中的保险丝更早损毁。

锂离子电池技术参数简明选型指南

2024-08-28T16:00:00.000Z

锂离子电池是一种采用锂金属化合物作为正负极材料，中间再填充电解质溶液的化学电池，属于一种可反复充放电的二次电池。内部主要依靠锂离子在正极与负极之间的移动来进行充放电。在充放电过程中，锂离子在两个电极之间不断的往返，嵌入正负极材料或者从正负极材料当中脱嵌。例如在充电时，锂离子就会从正极材料脱嵌，穿过电解质溶液之后再嵌入负极材料，使得负极逐渐呈现出富锂状态，而在放电的时候这个化学过程正好相反。

长期以来，围绕锂离子电池安全性的话题层出不穷，大量的行业规范与政策法规，伴随着锂离子电池的大规模市场化应用而被不断推出。自从2024 年 8 月 1 日起，我国已经对锂离子电池实施 3C强制认证管理，未获得 3C 认证并且标注3C认证标识的锂电池产品，将不得出厂进行销售和进行其它经营活动。本文总结了各类锂离子电池材料的特性，以及选型过程当中的一些重要事项，希冀能够对于广大电子工程师的物料选型工作有所裨益。

基本原理

锂离子电池主要是由正极（锂化合物）和负极（石墨）材料，以及两极之间填充的电解液和隔膜构成。主要依靠锂离子在正负极之间移动，从而将化学能转换为电能。下面的示意图分别展示了锂离子电池在充电与放电的时刻，电池内部锂离子的运动方向，以及外电路当中电流的运动方向：

寿命参数

锂离子电池（后续直接简称为锂电池）通常会使用循环次数和日历寿命两指标来表示电池的寿命：

循环次数：将电池从 0％ 充电至100％，再从 100％ 放电到 0％作为一个循环，能够反复进行充放电的次数。
日历寿命：表示电池在规定的充电状态下即使静置也能够使用的时间，即从生产之日起至电池寿命结束的时间长度。

在接下来的表格里，展示了三种常用电池（铅蓄电池、镍氢电池、锂离子电池）的循环次数和日历寿命：

电池类型	循环次数	日历寿命
铅蓄电池	`3150 次`	`17 年`
镍氢电池	`2000 次`	`5~7 年`
锂离子电池	`3500 次`	`6~10 年`

注意：虽然铅蓄电池的寿命长于锂离子电池，但是其能量密度相较于锂离子电池要差上许多。综合循环次数与日历寿命两个指标，

材料分类

根据正极材料所采用锂化合物的不同，可以将锂离子电池划分为如下几个种类：

钴酸锂电池：钴酸锂比较容易合成，但是钴是稀有金属，价格比较昂贵，并且化学性质非常活泼，需要限制充放电电流，避免出现热失控。
锰酸锂电池：放电电压与钴酸锂电池相类似，但是制造成本更加低廉，但是充放电过程当中，锰可能会溶入电解质，缩短电池寿命。
三元锂电池：即镍钴锰酸锂，优点在于安全性相对高，而且以铁作为原材料，生成成本相比锰酸锂更低，缺点在于放电电压非常低。
磷酸铁锂电池：为了减少钴的用量，同时使用了钴、镍、锰三种材料，其中镍的比例较高，虽然放电电压相比钴酸锂、锰酸锂略低，但是能够降低生产成本，并且容量较高。但是缺点在于材料化学属性较为活泼，高温性能不稳定。
钛酸锂电池：负极材料采用钛酸锂，正极材料采用上述其它几种锂离子材料，稳定性和安全性更好，循环寿命更长。但是价格昂贵，且能量密度过低，不太适合作为动力电池。

锂离子电池类型	标称电压	典型工作电压范围	充电截止电压	放电截止电压	循环寿命	热失控温度	容量（能量密度法，Wh/Kg）
钴酸锂电池	`3.6V`	`3.0V ~ 4.2V`	`4.2V`	`2.5V`	`500 ～ 1000` 次	`150°C`	`150 ~ 200 Wh/Kg`
锰酸锂电池	`3.7/3.8V`	`3.0V ~ 4.2V`	`4.2V`	`2.5V`	`300 ～ 700` 次	`250°C`	`100 ~ 150 Wh/Kg`
三元锂电池	`3.6/3.7V`	`3.0V ~ 4.2V`	`4.2V`	`2.5V`	`1000 ～ 2000` 次	`210°C`	`150 ~ 220 Wh/Kg`
磷酸铁锂电池	`3.2/3.3V`	`2.5V ~ 3.65V`	`3.65V`	`2.5V`	`1000 ～ 2000` 次	`270°C`	`90 ~ 120 Wh/Kg`
钛酸锂电池	`2.4V`	`1.8V ~ 2.85V`	`2.85V`	`1.8V`	`3000 ～ 7000` 次	`500°C`	`50 ~ 80 Wh/Kg`

封装规格

根据封装形式的不同，大体上可以将锂离子电池划分为软包（下图左，尺寸形状可定制）和金属壳（下图右，尺寸形状固定）两种类型，

其中在 国际电工技术委员会IEC61960 规范当中，对于圆柱形金属壳锂离子电池的命名形式进行了定义：

1	正极材料代码 + 负极材料代码 + 直径 + 高度

其中，正极材料包括有C/U（钴酸锂）、M（锰酸锂）、NB（氧化铌）、V（氧化钒）、T（钛酸锂），而负极材料包括有C（碳）、L（铝酸锂）、S（硅酸锂）、T/TL（钛酸锂）。除此之外，直径和高度的单位均为mm毫米。为了书写方便，通常会省去前面的正负极材料代码，而直接使用外形尺寸来描述不同的电池规格。例如在下面的表格里，就展示了常用圆柱形金属壳锂离子电池的型号与规格：

型号	直径（mm）	高度（mm）	容量（时间乘积法，mAh）
14500 型	`14 毫米`	`50 毫米`	`800 ~ 1000 毫安时`
18650 型	`18 毫米`	`65 毫米`	`2000 ~ 3500 毫安时`
18500 型	`18 毫米`	`50 毫米`	`1000 ~ 2000 毫安时`
26650 型	`26 毫米`	`65 毫米`	`3200 ~ 3500 毫安时`
21700 型	`21 毫米`	`70 毫米`	`3000 ~ 4800 毫安时`
32650 型	`32 毫米`	`65 毫米`	`4500 ~ 6500 毫安时`
32700 型	`32 毫米`	`70 毫米`	`4500 ~ 6500 毫安时`

注意：上述表格当中，电池型号末尾的 0代表其为圆柱形锂电池。

串并联关系

概而言之，电阻器是串联分压，并联分流，而锂电池则是串联增压，并联增流增容，它们各自的连接方式分别如下图所示：

串联（上图左）：将锂电池单体首尾相连，此时负载Load 两端的输出电压，等于各个单体的端电压之和36V。
并联（上图右）：将锂电池单体的正极分别相互连接到一起，此时负载Load 两端的输出电压不变，输出电流等于各个单体的输出电流之和3A，并且最终构成的电池包总容量也会相应的提升至三个单体容量之和。

注意：由单体锂电芯组成的锂电池包，其串并联关系的选型，要依据电源电路所需要的工作电压范围、后级负载的持续运行时间以及其所消耗的电流来综合进行判断。特别需要注意满足在后级负载上电启动的一瞬间，所产生的瞬时峰值电流需求。最好先将后级负载连接至可编程电源，观察一下该峰值电流的大小，并以该电流值作为锂电池包输出电流的上限值来进行选型，并且尽量保留一定的性能冗余。

电池容量

锂电池容量的计算方法，根据表达意义所侧重的不同，可以进一步划分为能量密度法和时间乘积法两种方式：

能量密度法：即电池容量与电池质量的比值，通常以瓦时/千克（Wh/kg）作为单位进行表示。
时间乘积法：通常以安时（Ah，Ampere-hour）作为单位，表示在一定放电条件下（环境温度25°C左右），其所能够提供的电流和持续时间的乘积。例如，如果一节锂电池能够以 1安培的电流持续放电 1 小时，那么其容量就等于 1Ah 安时。

注意：这两种表达方式都已经体现到了前述内容的表格当中。

充放电倍率

充放电倍率 C用于表示锂电池在单位时间内，完全放电所输出的电流大小。例如一节标称为3300mAh 容量的 18650 型三元锂电池，其放电倍率为3C，则其以 1 小时单位时间内进行放电，输出的电流应当为9.9A 安培，具体计算公式如下所示：

\[I_{输出电流} = C_{充放电倍率} \times P_{锂电池额定容量}\]

根据放电倍率的不同，还可以将锂电池划分为功率/动力型（放电倍率大于10C）和容量型（放电倍率1C ~ 3C）两种类型。下图是某国产 18650型锂电池的规格书，注意其中关于锂电池充放电倍率的描述：

锂电池内阻

锂电池的内阻是指电池在工作时，电流经过电池内部所受到的阻力（不是常量，会随时间和温度变化）。主要由欧姆内阻（电解液、电极材料、隔膜的体电阻或者接触电阻）和极化内阻（正负极发生电化学反应时极化所产生的阻抗）两个部分组成。

较低的锂电池内阻可以减少充放电过程当中的能量损失，也有助于降低锂电池在大电流充放电时候所产生的热量，从而降低热失控的风险。除此之外，锂电池内阻的增高通常与锂电池内部材料的老化过程相关，因而监测内阻的变化对于预测电池的健康状态也具有重要意义。锂电阻的内阻测量方法主要包括直流和交流两种：

直流测量法：通过在锂电池两端施加恒定电压并测量通过锂电池的电流来计算内阻。
交流测量法：通过在锂电池两端施加小幅的交流电压，并测量其电流响应来计算内阻。

充电的三个过程

为了确保锂电池充电过程的安全，需要采用特定的电流与电压（即限压恒流）进行充电，整个充电过程主要划分为涓流充电、恒流充电、恒压充电三个阶段，下面以三元锂电池的充电过程为例进行说明：

涓流充电阶段：当电池电压低于 3V时进行低压预充，充电电流为恒流充电倍率的 0.1C。
恒流充电阶段：当电池电压上升至涓流充电电压的阈值之上时，就可以提高充电电流至0.2C ~ 1C 进行恒流充电，直至电压上升至 4.2V时结束恒流充电。
恒压充电阶段：保持充电电压为4.2V，伴随着电池电量的逐渐饱和，当充电电流逐渐减小至0.01C 的时候，就可以终止充电。

BMS 充放电参数

接下来的内容，展示了锂离子电池管理系统（BMS，BatteryManagement System）固件开发过程当中，一些常用的头文件配置参数标定：

单体过压保护电压：单节锂电池的过压保护值，充电时不得超过该上限电压（厂家数据手册）。
单体过压恢复电压：低于该参数的时候，就可以认为单节锂电池已经处于不饱和状态（可自定义）。
单体欠压保护电压：单节锂电池低于该电压的时候，就会停止继续放电，避免损坏电池（厂家数据手册）。
单体欠压恢复电压：单节锂电池高于该电压的时候，可以认为其已经退出欠压保护状态（可自定义）。
自动关机电压：低于该电压，就会关闭硬件系统（可自定义）。
均衡起始电压：高于该参数时，就会启动电池均衡过程（可自定义）。

/* 三元锂（Trihydride Lithium）电池 BMS 参数 */
#define TL_Over_Voltage_Protect   4.20 // 单体过压保护电压
#define TL_Over_Voltage_Rcovery   4.18 // 单体过压恢复电压
#define TL_Under_Voltage_Protect  2.65 // 单体欠压保护电压
#define TL_Under_Voltage_Rcovery  2.70 // 单体欠压恢复电压
#define TL_Shutdown_Voltage       3.00 // 自动关机电压
#define TL_Balance_Voltage        3.30 // 均衡起始电压

/* 磷酸铁锂（Lithium Iron Phosphate）电池 BMS 参数 */
#define TL_Over_Voltage_Protect   3.60 // 单体过压保护电压
#define TL_Over_Voltage_Rcovery   3.55 // 单体过压恢复电压
#define TL_Under_Voltage_Protect  2.60 // 单体欠压保护电压
#define TL_Under_Voltage_Rcovery  2.65 // 单体欠压恢复电压
#define TL_Shutdown_Voltage       2.50 // 自动关机电压
#define TL_Balance_Voltage        3.00 // 均衡起始电压

/* 钛酸锂（Lithium Titanate）电池 BMS 参数 */
#define LT_Over_Voltage_Protect   2.70 // 单体过压保护电压
#define LT_Over_Voltage_Rcovery   2.65 // 单体过压恢复电压
#define LT_Under_Voltage_Protect  1.80 // 单体欠压保护电压
#define LT_Under_Voltage_Rcovery  1.85 // 单体欠压恢复电压
#define LT_Shutdown_Voltage       1.70 // 自动关机电压
#define LT_Balance_Voltage        2.30 // 均衡起始电压

如何使用新版本的 LTspice 进行模拟电路仿真

2024-05-21T16:00:00.000Z

集成电路仿真程序（SPICE，SimulationProgram with Integrated CircuitsEmphasis）是一款以文本进行描述，可以通过数学方法来预测电路行为的仿真工具，也是电子自动化设计与现代半导体工业的基石。其被广泛应用于模拟电路（例如运放算放大器、稳压电源，模数与数模转换等），混合信号电路（锁相环、存储器、高速GPIO），精密数字电路（延时、时序、功耗、漏电流等）等场景的模拟与仿真（大型电子元器件生产企业通常都提供了元件配套的SPICE模型）。

亚德诺半导体公司（AnalogDevices）推出的 LTspice是一款界面简洁，但是功能强大的免费 SPICE电路仿真工具，其可以基于原理图快速准确的生成仿真结果，并且将这些结果通过内置的波形查看器进行展示，除此之外还内置有丰富的SPICE 模型（包含有基本的无源元件以及 ADI公司的电源管理和信号链产品），可以预先为模拟电路的设计以及元器件的选型提供重要的实验数据参考，从而降低电路设计过程当中产生的各种试错成本，有效的提高设计工作效率。

基础操作

LTspice 自带有一系列后缀名称为 .asc的仿真原理图示例文件，它们都位于 Windows 操作系统的C:\Users\hank\AppData\Local\LTspice\examples目录下面，主要包含有如下两个目录：

Educational目录：提供有一些基础的参考示例电路。
Applications目录：亚德诺半导体公司产品相关的仿真原理图。

在 LTspice 的主界面，鼠标依次点击菜单栏上的【File-> Open Examples...】，就可以打开 examples目录，从而可以查看选中的 .asc 仿真原理图文件：

这里打开 Educational 目录下的 colpits.asc振荡电路示例文件，然后按下键盘上的【空格】键，就可以将仿真原理图缩放至一个适配当前屏幕的显示尺寸：

注意：鼠标滚轮向前是缩小操作，鼠标滚轮向后是放大操作。

鼠标点击 LTspice顶部菜单栏上的【Run/Pause】按钮，或者按下快捷键【Alt+ R】，此时就会在 Educational 目录下自动生成一个colpits.raw波形数据文件，同时也会在主界面打开一个可以单独进行拖动、关闭、最大化、最小化的波形数据预览窗口：

鼠标点击 LTspice 顶部菜单栏上的【Window-> TileHorizontally/Vertically】按钮，可以设置主界面当中窗口的平铺方向（垂直或者水平）：

此时，把鼠标移动到主界面右侧的 colpits.asc仿真原理图上面，就可以使用下图所示的电压探头或者电流探头（会有箭头标识出电流的方向），查看该点所对应的电压或者电流信号的情况：

电压与电流信号的相关波形，将会自动展示到主界面当中的colpits.raw 波形数据文件预览窗口：

注意：除此之外，按下键盘上的【ALT】键不放，将鼠标移动到仿真电路当中的元器件上面，此时鼠标会显示为一个温度计符号，按下鼠标左键就可以在波形显示窗口查看到该元器件所消耗的功率情况。

使用鼠标框选 colpits.raw波形数据文件预览窗口当中的波形，就可以放大该区域的波形细节（此时如果按下【空格键】或者在波形上展开鼠标右键菜单点击【Zoomto Fit】可以恢复波形预览到初始状态）：

注意：当使用 LTspice绘制仿真原理图的时候，必须手动为电源负极添加一个GND 符号。

常用快捷键

在下面的表格里，展示了 LTspice当中使用频率非常高的一些快捷键（这些快捷键也可以通过展开菜单栏上的【Edit】进行查看或者使用）：

快捷键	英文	中文
【Ctrl + Z】	Undo	撤消
【Ctrl + Shift + Z】	Redo	重做
【T】	Text	文本
【 . 】	SPICE Directive	输入 SPICE 点命令
【A】	Configure SPICE Analysis	SPICE 分析配置
【R】	Resistor	电阻
【C】	Capacitor	电容
【L】	Inductor	电感
【D】	Diode	二极管
【P】	Component	放置元件
【Ctrl + R】	Rotate	旋转
【Ctrl + E】	Mirror	镜像
【W】	Draw Wire	绘制连线
【N】	Label Net	网络标号
【G】	Place GND	放置 GND 标签
【B】	Place BUS tap	放置总线抽头
【M】	Move	移动
【S】	Stretch	伸缩
【Backspace】或【Del】	Delete	删除
【Ctrl + C】	Duplicate	复制
【Ctrl + V】	Paste	粘贴

快捷键设置

鼠标依次点击 LTspice 菜单栏上的【Simulate->Settings】打开设置对话框，选中该对话框里的【Schematic】选项卡，按下该界面上的【KeyboardShortcuts[*]】按钮：

这样就可以查看和修改 LTspice全部的快捷键设置，其最新的 24.0.0版本与早期其它版本的默认快捷键设置有所不同，具体请参考如下界面当中的默认设置：

常量符号

LTspice 常量符号	释义	LTspice 常量符号	释义
`e`	欧拉数	`true`	$1$
`pi`	圆周率 $\pi$	`false`	$0$
`k`	波尔兹曼常数	`mil`	$25.4 \times 10^{-6} m$
`q`	电荷常数	-	-

单位符号

单位名称	LTspice 单位符号	英文释义	数量级
太	`T` 或者 `t`	Tera	$10^{12}$
吉	`G` 或者 `g`	Giga	$10^{9}$
兆	`meg`	Mega	$10^{6}$
千	`K` 或者 `k`	Kilo	$10^{3}$
毫	`M` 或者 `m`	Milli	$10^{-3}$
微	`U` 或者 `u`	Micro	$10^{-6}$
纳	`N` 或者 `n`	Nano	$10^{-9}$
皮	`P` 或者 `p`	Pico	$10^{-12}$
飞	`F` 或者 `f`	Femto	$10^{-15}$

注意：表达 $10^6$数量级要使用 MEG 或者 meg，而不是使用M 或者 m；电容器的参数设置里输入1 表示的是 1 法拉第，而不能使用1F 或者 1f。

SPICE 点命令

LTspice 当中运行的 SPICE 命令总是以一个点.作为前缀，因而也被称作点命令，常用的点命令如下面的表格所示：

点命令	英文描述	中文描述
`.AC`	Perform an Small Signal AC Analysis Linearized About the DCOperating Point	进行关于直流工作点的线性小信号交流分析
`.BACKANNO`	Annotate the Subcircuit Pin Names on Port Currents	在端口电流上面标注子电路的引脚名称
`.DC`	Perform a DC Source Sweep Analysis	执行直流源扫描分析
`.END`	End of Netlist	标识网表的结束
`.ENDS`	End of Subcircuit Definition	标识子电路定义的结束
`.FERRET`	Download a File Given the URL	从指定的 URL 地址下载文件
`.FOUR`	Compute a Fourier Component	计算傅里叶分量
`.FRA`	Perfom a Time-Domain Frequency Response Analysis	执行时域频率响应分析
`.FUNC`	User Defined Functions	用户定义的功能
`.GLOBAL`	Declare Global Nodes	声明全局节点
`.IC`	Set Initial Conditions	设置初始条件
`.INCLUDE`	Include Another File	包含另一个文件
`.LIB`	Include a Library	包含一个库
`.LOADBIAS`	Load a Previously Solved DC Solution	加载已经解析过的直流解决方案
`.MACHINE`	Arbitrary State Machine	任意状态机
`.MEASURE`	Evaluate User-Defined Electrical Quantities	求解用户自定义的工程量
`.MODEL`	Define a SPICE Model	定义一个 SPICE 模型
`.NET`	Compute Network Parameters in a .AC Analysis	在一个交流分析当中，计算电路网络的参数
`.NODESET`	Supply Hints for Initial DC Solution	为初始的直流解决方案提供提示
`.NOISE`	Perform a Noise Analysis	进行噪音分析
`.OP`	Find the DC Operating Point	查询直流工作点
`.OPTIONS`	Set Simulator Options	设置仿真工具的选项
`.PARAM`	User-Defined Parameters	用户定义的参数
`.SAVE`	Limit the Quantity of Saved Data	限制保存数据的数量
`.SAVEBIAS`	Save Operating Point to Disk	保存工作点到磁盘
`.STEP`	Parameter Sweeps	参数扫描
`.SUBCKT`	Define a Subcircuit	定义一个子电路
`.TEMP`	Temperature Sweeps	温度扫描
`.TEXT`	User-Defined Strings	用户定义的字符串
`.TF`	Find the DC Small-Signal Transfer Function	查找直流小信号传递函数
`.TRAN`	Do a Nonlinear Transient Analysis	执行非线性瞬态分析
`.WAVE`	Write Selected Nodes to a .Wav File	将选定的节点写入 `.wav` 文件

注意：在 .asc源文件当中，点命令以 !符号作为开始，而注释则是以 ;作为开始。

SPICE 分析类型

鼠标点击 LTspice主界面顶部菜单栏上的【Simulate -> ConfigureAnalysis】或者直接按下快捷键【A】，就可以进入如下的 SPICE仿真命令配置对话框：

瞬态分析 Transient

瞬态分析指令 .tran用于描述电路当中，各个节点的电压与通过元件的电流跟随时间的变化关系，即仿真电路在时域下的行为：

瞬态分析指令 .tran 主要拥有如下几个参数：

StopTime：停止时间，该参数用于以秒为单位设定仿真的持续时间。
Time to Start Saving Data：仿真数据保存至.raw 波形文件的开始时间。
Maximum Timestep：最大时间间隔，也就是时间的步进长度（缺省表示无限大）。

瞬态分析指令 .tran 主要拥有如下几个修饰符：

Start external DC supply voltages at 0V：让直流电源从0V 开始上升，并于 20微秒之后达到设定的电压值。
Stop simulating if steady state is detected：如果检测到稳定状态就会停止仿真（只会保存最后10 组重复数据）。
Don't reset = 0 when steady state is detected：如果检测到稳定状态就会停止仿真（将会保存全部数据）。
Step the load current source：使用电流源作为负载时，可以使得负载的电流值逐步变化（即每达到一个稳定状态之后，就会向下变换为另外一个电流值）。
Skip initial operating point solution：启用元器件的初始状态值。

交流分析 AC Analysis

交流分析指令 .ac可以用于分析小信号的交流频率特性，即仿真电路在频域下的行为（由于目标分析频率处于0.1Hz ~ 100MHz之间较为宽广的范围，所以频率轴通常被表达为对数刻度，计算基准可以设置为每间隔2 倍或者 10 倍）：

Type of sweep：扫描类型，每两倍（Octave）、每十倍（Decade）、线性（Linear）、列表（List）。
Number of points per X：这里的 X是上面设置的扫描类型，通常在 Octave 情况下配置为20 ~ 40 点，而在 Decade 情况下配置为30 ~ 100点。虽然点的数量越多就越精确，但是会花费掉额外的计算时间，所以需要具体情况具体分析。
Start fequency：计算开始频率，单位为Hz。
Stop fequency：计算截止频率，单位为Hz。

直流扫描分析 DC Sweep

直流扫描分析指令 .dc可以动态变换直流源的输出值（最大可以设置 3组扫描变量），可以用于分析二极管的伏安特性，晶体管的静态特性（将基极电流作为参数，观察集电极电流的变化情况），以及放大器的输入输出关系：

Name of 1st/2nd/3rd Source to Sweep：输入用于扫描的电压源、电流源的元件名名称，例如V1 或者 I2。
Type of Sweep：每两倍（Octave）、每十倍（Decade）、线性（Linear）、列表（List）。
Start Value：扫描起始的电压或者电流。
Stop Value：扫描结束的电压或者电流。
Increment：扫描增量，即间隔的幅度值。

噪声分析 Noise

噪声分析指令 .noise用于仿真电路当中输入与输出相关的频率噪声特性，也就是在频域下进行噪声分析（横轴是频率，纵轴是噪声密度）。其中噪声的单位为$\frac{nV}{\sqrt{Hz}}$（如果想分析某个频带的噪声，只需要将该频带振幅的频率进行平方之后，再乘以噪声的电压密度即可推算出来）。

Input：输入噪声的结点网络标签。
Qutput：输出噪声的结点网络标签。
其它参数：与交流分析（ACAnalysis）相关的参数相同。

注意：在该模式下按住键盘上的【CTRL】键，然后鼠标左键点击波形预览窗口上的$V(onoise)$标签，就可以查看总电压噪声的均方根值（RMS，RootMean Square）。

直流传递分析 DC Transfer

直流传输分析命令 .tf通过将偏置点附近的微小变化视为直线，从而计算出小信号的输入输出的传递函数值，以及输入阻抗和输出阻抗。

Source：电压源或者电流源的网络标签名称（不能使用节点电压、元件电流的名称）。
Output：指定结点的电压，或者指定元件上面通过的电流。

注意：传递函数用于描述一个电路网络的输出与输入的拉普拉斯变换之比。

直流工作点分析 DC op pnt

直流工作点分析指令 .op用于分析晶体管电路当中不含有交流成分的直流偏置信号，该指令通常不会单独使用，而是会与其它分析方式结合起来使用。这条指令没有扩展的修饰词，所以在点击下面界面当中的【OK】按钮之后，就可以将该指令放置在仿真原理图上的任意位置进行执行：

注意：当在仿真原理图上放置好 .op命令，并且运行完毕之后，就会自动弹出一个【OperatingPoint】工作点列表窗口界面。

瞬态频率响应分析Transient Frequency Response

瞬态频率响应分析指令 .fra用于分析电路反馈回路的频率响应，使用时仿真原理图电路当中必须包含有一个以@ 作为前缀的频率响应分析器（FRA，FrequencyResponse Analyzer），：

选择 LTspice 菜单栏上的【Edit ->Component】或者直接按下快捷键【P】，然后在元件对话框的Search 里输入fra，就可以完成频率响应分析器的放置：

运用 .fra指令的时候，需要对频率响应分析器的相关分析参数进行详细配置，这些配置参数被划分为了分析类型、激励频率、激励幅值、通用四个部分：

独立电压 & 电流源

独立电压源

在 LTspice仿真原理图编辑界面，按下快捷键【P】，在弹出的元件选择窗口Search 里输入voltage，然后点击【确定】按钮，就可以向当前的仿真原理图上添加一个独立电压源：

在仿真原理图的电压源符号上点击【鼠标右键】，就会弹出一个电压源参数设置窗口，可以用于输入电源的直流输出电压值(单位为伏特V)，以及电源的内阻(单位为欧姆Ω)：

此时如果点击电压源参数设置窗口上的【Advanced】按钮，就可以设置更多关于独立电压源的参数：

独立电流源

在 LTspice仿真原理图编辑界面，按下快捷键【P】，在弹出的元件选择窗口Search 里输入current，然后点击【确定】按钮，就可以向当前的仿真原理图上添加一个独立电流源：

在仿真原理图的电流源符号上点击【鼠标右键】，就会弹出一个电流源参数设置窗口，该窗口只可以用于输入电源的直流输出电流值(单位为安培A)：

此时如果点击电流源参数设置窗口上的【Advanced】按钮，就可以设置更多关于独立电流源的参数：

参考方向

LTspice仿真原理图同样遵循电路原理当中关联参考方向的相关定义，即当独立电压源（由正极指向负极）与独立电流源的方向相反时（即非关联参考方向），电路网络当中的电压与电流为负数：

而当独立电压源（由正极指向负极）与独立电流源的方向相同时（即关联参考方向），则电路网络当中的电压与电流的仿真结果为正数：

波形信号的产生

打开 LTspice 主界面，选择菜单栏上的【VoltageSource】或者按下快捷键【V】放置一个电压源，然后在该电压源上面点击鼠标右键，打开电压源参数设置对话框：

方波

鼠标点击上面电压源参数设置对话框当中的【Advanced】按钮，在弹出的独立电压源详细参数设置界面选择【PULSE】项，就可以配置脉冲波的相关参数：

这里我们将脉冲电压设置为3.3V，脉冲持续时间设置为 1m秒，周期设置为 2m秒，输出的周期数量设置为 200个，上升和下降沿时间分别设置为 10n秒：

然后按下快捷键【Alt +R】运行仿真原理图，就可以从下图左侧独立电压源的OUT 端口，查看到下图右侧所示的方波脉冲信号：

正弦波

在弹出的参数设置对话框当中，选择【Advance】按钮，打开如下的独立电压源详细参数设置窗口，选择其中的【SINE】正弦信号，就可以进一步配置相关的参数：

这里我们将电压幅度设置为220V，频率设置为50Hz，从而就可以获得一个 200V民用交流市电的波形：

按下快捷键【Alt +R】运行仿真原理图，就能够从下图左侧独立电压源的OUT 端口，查看到下图右侧所示的正弦脉冲信号：

四种受控源

电压控制电压源

电压控制电压源以 E作为网络标号的前缀，在仿真原理图界面按下元件放置快捷键【P】之后，在Search 栏输入 e 或者 e2就可以查找并且放置：

上述仿真原理图当中的电压源 V1，输出一个3.3V 的直流电压，以此作为电压控制电压源E1 的控制电压。将 E1的控制系数设置为3，那么其输出端就会得到一个 9.9V的直流电压。

注意：LTspice 默认元件库当中的e 和 e2两种电压控制电压源，主要区别在于输入端正负极的先后顺序，其中e 是上正下负，而 e2 则是上负下正。

电压控制电流源

电压控制电流源以 G作为网络标号的前缀，在仿真原理图界面按下元件放置快捷键【P】之后，在Search 栏输入 g 或者 g2就可以查找并且放置：

上述仿真原理图当中的电压源V1，输出一个幅值为 3.3V，频率为1KHz 的正弦信号，以此作为电压控制电流源G1 的控制电压。将 G1的控制系数设置为 2，那么电阻R1 上面就会通过一个变化幅值达到6.6A，变化频率同样为 1KHz 的电流信号。

注意：LTspice 默认元件库当中的g 和 g2两种电压控制电流源，主要区别在于输入端正负极的先后顺序，其中g 是上正下负，而 g2 则是上负下正。

电流控制电压源

电流控制电压源以 H作为网络标号的前缀，在仿真原理图界面按下元件放置快捷键【P】之后，在Search 栏输入 h 就可以查找并且放置：

上述仿真原理图当中的电压源V1，输出一个幅值为 5V，频率为1KHz 的正弦信号，导致电阻 R2上通过的电流也呈正弦规律变化，以此作为电流控制电压源H1 的控制电流。将 H1的控制系数设置为 3，那么电阻R1 上面就会通过一个变化幅值为15V，变化频率同样为 1KHz 的电压信号。

注意：电流控制电压源的 Value参数，需要采用 电源网络标号 + 空格 + 控制系数的格式进行定义。

电流控制电流源

电流控制电流源以 F作为网络标号的前缀，在仿真原理图界面按下元件放置快捷键【P】之后，在Search 栏输入 f 就可以查找并且放置：

上述仿真原理图当中的电压源V1，输出一个幅值为 5V，频率为1KHz 的正弦信号，导致电阻 R2上通过的电流也呈正弦规律变化，以此作为电流控制电流源F1 的控制电流。将 F1的控制系数设置为 6，那么电阻R1 上面就会通过一个变化幅值为30A，变化频率同样为 1KHz 的电流信号。

注意：电流控制电流源的 Value参数，需要采用 电源网络标号 + 空格 + 控制系数的格式进行定义。

无源元件-伏安特性

电阻的伏安特性

欧姆定律是指一个电阻器两端的电压$V_R$，与通过该电阻器的电流$I_R$呈正比，而比例常数就是电阻值 $R$：

\[电压 V_R = 电流 I_R \times 电阻 R\]

仿真电阻的伏安特性需要使用 LTspice的直流扫描分析（DCSweep）功能，将扫描电源指定为仿真原理图里的V1，扫描方式采用 Linear线性，起始和截止扫描电压分别为-10V ~ + 10V，步进增长值则指定为0.1V，具体如下图所示：

将电压源 V1 的输出设置为 5V，而串联电阻R1 的阻值设置为1Ω。运行仿真任务之后，就可以看到电阻器的伏安特性曲线是一个以电压作为X 横轴，电流作为 Y纵轴，斜率为电阻值 $R$，并且经过原点的一条直线：

电容的伏安特性

电容器两端的电压 $V_C$与所存储的电量（即通过电容器电流的时间积分$\int I_Cdt$）呈正比，与电容值 $C$ 呈反比：

\[V_C = \frac{1}{C} \int I_C dt\]

对上面的公式两侧，按照时间进行进行微分，并且再分别乘以电容$C$，就可以得到如下通过电容器的电流$I_C$与电容器两端电压 $V_C$ 的关系：

\[C \times \frac{dV_C}{dt} = I_C\]

仿真电容的伏安特性需要使用 LTspice的瞬态分析（Transient）功能，将停止时间设置为2秒，并且勾选启用元器件的初始状态值，具体如下图所示：

仿真原理图当中的电流源 I1输出的是峰峰值为 $\pm1mA$ 的方波电流信号，相关的详细设置如下图所示：

仿真原理图上串联电容器 C1 的值设置为1F，并联等效电阻设置为1TΩ（以便于在电容器完成充电之后进行放电操作）：

当电容器上通过的电流 $I$ 增大至 1mA 的时候，电容器C1 开始进入充电状态，两端的电压 $V_C$随之线性增大。而当通过电容器的电流 $I$ 降低至 0mA 的时候，电容器C1 开始通过 1TΩ的并联等效电阻进行放电，此时两端的电压 $V_C$ 也就随之线性下降：

电感的伏安特性

电感器两端的电压 $V_L$和单位时间内通过电感器的电流 $I_L$的变化量呈正比，而与电感器的电感值$I$同样也呈正比：

\[V_L = L \times \frac{dI_L}{dt} \xrightarrow{逆关系} I_L = \frac{1}{L}\times \int V_L dt\]

当下面仿真原理图上的独立电流源 I1 输出5A 直流电流的时候，电感 L1可以近似为一条两端电压为 5mV的导线（LTspice 当中的电感器都会默认带有1mΩ 等效串联电阻）：

当仿真原理图上的独立电流源 I1 输出的是5A 的正弦直流信号的时候，此时电感器L1 两端电压 $V_L$的相位，要超前于电流 $I_L$ 的相位90 度：

无源元件-交流特性

电容的交流特性

一个容值为 $C$的电容器，对于频率为 $f$ 的信号所产生的电抗$X_C$，可以通过如下的公式进行计算得到：

\[X_C = \frac{1}{2 \pi fC}\]

利用电容器的这种频率依赖特性，可以和电阻一起构成可以只允许特定频率通过的RC滤波电路。根据电路的基本理论，可以知道当电阻器通过交流电流信号$I_C$时，其两端的电压 $V_C = R_C\timesI_C$。而当电容器通过交流电流信号$I_C$时，其两端的电压 $V_C = X_C\timesI_C$。接下来，分别对电阻器（10KΩ）和电容器（0.001uF、0.01uF、0.1uF）的频率依赖特性进行仿真实验：

\[N=a^{x}\ (a > 0, a \neq 1)\impliesx = \log_{a} N\]

\[x = \log_{10} N\impliesx = \lg N\]

\[N_{dB} = 10 \times \lg \frac{P_{输入功率}}{P_{输出功率}}\]

仿真实例

暂态仿真实例

模拟电路当中，电阻串联之后具备分压的功能，例如电压源$V$ 两端的电压为6V，三枚阻值分别为R1 = 1Ω、R2 = 2Ω、R3 = 3Ω的电阻串联之后，每一枚电阻上通过的电流 $I$ 与所分得的电压 $V$ 如下面计算所示：

\[\begin{cases}I_1 = I_2 = I_3 = \frac{V}{R_1 + R_2 + R_3} = 1A; \\V_1 = V = 6V \\V_2 = V \times \frac{R_2 + R_3}{R_1 + R_2 + R_3} = 6V \times \frac{2Ω +3Ω}{1Ω + 2Ω + 3Ω} = 5V \\V_3 = V \times \frac{R_3}{R_1 + R_2 + R_3} = 6V \times \frac{3Ω}{1Ω + 2Ω+ 3Ω} = 3V \\V_{12} = V \times \frac{R_1}{R_1 + R_2 + R_3} = 6V \times \frac{1Ω}{1Ω +2Ω + 3Ω} = 1V \\V_{23} = V \times \frac{R_2}{R_1 + R_2 + R_3} = 6V \times \frac{2Ω}{1Ω +2Ω + 3Ω} = 2V \\V_{13} = V \times \frac{R_3}{R_1 + R_2 + R_3} = 6V \times \frac{3Ω}{1Ω +2Ω + 3Ω} = 3V \\\end{cases}\]

接下来绘制出这个电阻串联电路，打开 LTspice的主界面之后，按下键盘上的快捷键【Ctrl + N】，就可以在C:\Users\hank\Documents\LTspice 目录下面新建一个默认名称为Draft1.asc 的仿真原理图文件：

完成仿真原理图的绘制之后，鼠标点击 LTspice主界面顶部的【ConfigureAnalysis】按钮，或者直接按下快捷键【A】，选择暂态分析【Transient】选项卡，并将仿真的停止时间设置为1 秒：

在 LTspice的仿真原理图上面移动鼠标，就可以使用电流探头或者电压探头测量相应位置的参数（仔细观察可以发现，这些参数与上面手动计算的结果一致），并将这些参数显示到波形预览界面（同时会在仿真原理图文件Draft1.asc 所在的目录，自动生成出一个Draft1.raw 波形文件）：

注意：测量两点之间的相对电压，需要鼠标左键选定第1个点的位置之后（此时电压探头为红色），继续按住鼠标左键拖动至第2 个点的位置（此时电压探头为黑色）。

交流仿真实例

在模拟电路当中，由一个电阻 R = 10kΩ和一个电容 C = 0.1uF 组成的 RC低通滤波器，其截止频率 $f_{C}$ 的计算公式如下面所示：

\[f_{C} = \frac{1}{2 \pi RC} = \frac{1}{2 \pi \times 10000 \times0.0000001} \approx \frac{1}{0.00628} \approx 159.24 Hz\]

接下来绘制出这个 RC 低通滤波器电路，打开 LTspice的主界面之后，按下键盘上的快捷键【Ctrl + N】，就可以在C:\Users\hank\Documents\LTspice 目录下面新建一个默认名称为Draft1.asc 的仿真原理图文件：

完成仿真原理图的绘制之后，鼠标点击 LTspice主界面顶部的【ConfigureAnalysis】按钮，或者直接按下快捷键【A】，选择【ACAnalysis】交流分析选项卡，配置相关的仿真分析参数：

鼠标点击 LTspice主界面顶部的【Run/Pause】按钮，或者按下快捷键【Alt +R】开始运行仿真，紧接着将鼠标移动到 OUT端口查看输出电压 $V(out)$ 的波形：

RC 低通滤波器的截止频率 $f_C$ 就是增益降低至 -3dB时候的频率，使用鼠标左键双击右侧波形预览窗口顶部的$V(out)$，然后移动光标至-3dB 位置，就可以查看到该位置对应的频率为159.78631Hz，与前面计算的结果相类似：

基于 Polar Si9000e 计算传输线特征阻抗的全攻略

2024-04-04T16:00:00.000Z

伴随近几年集成电路制程工艺的进步，PCB传输线上信号的频率逐年提高，非常容易导致信号在传输过程当中，由于受到传输线的阻力而出现插损（插入损耗，单位为分贝），这种信号在传输过程中受到的阻力被称为特性阻抗或者特征阻抗。换而言之，如果信号在传输过程当中，传输路径上的特征阻抗发生了变化，信号就会在阻抗不连续的结点发生反射。因而PCB上的传输线仅仅只解决通和断的问题还远远不够，还需要进一步确保其传输链路上特性阻抗的匹配和连续。

英国宝拉 POLAR公司推出的 Si9000e，正是一款这样可以预测PCB走线阻抗的计算工具，该工具已经成为高速电路设计当中，必不可少的辅助工具。该工具提取了100 余种 PCB传输线的典型结构，并且基于这些结构对指定频率下的传输线阻抗进行建模计算。Si9000e将影响 PCB传输线阻抗的主要因素：板材厚度、顶层走线宽度、铜泊厚度、走线周围的包地间距、表面绿油的厚度作为输入参数，就可以计算出表面单端/差分和共面单端/差分类型走线的阻抗。

英文词汇准备

由于 Si9000e 传输线场求解器（Si9000e TransmissionLine FieldSolver）采用的是全英文界面，因而在开始正式的内容之前，需要将软件界面高频出现的专业英文词汇，整理在下面的表格当中：

Si9000e 界面英文词汇	Si9000e 界面英文词汇
Stripline [ˈstrɪplaɪn]n.带状线，电介质条状线	Coplanar [kəʊˈpleɪnə(r)]adj.共面的
Microstrip[ˈmaɪkrəʊstrɪp] n.微带线，微波传输带	Coated [ˈkəʊtɪd] adj.覆盖有阻焊油墨的
Waveguide [ˈweɪvˌɡaɪd]n.波导	Coarse [kɔːs] adj.粗略的
Substrate [ˈsʌbstreɪt]n.基层	Single-End [ˈsɪŋɡl end]adj.单端的
Dielectric[ˌdaɪɪˈlektrɪk] n.电介质	Differential[ˌdɪfəˈrenʃ(ə)l] adj.差分的
Thickness [ˈθɪknəs]n.厚度	Separation [ˌsepəˈreɪʃn]n.隔离
Cutout [ˈkʌtaʊt]n.分割	Lossless [ˈlɒsləs]adj.无损的
Tolerance [ˈtɒlərəns]n.公差	Trace [treɪs] n. PCB上的铜质走线

注意：本文后续内容会将 Si9000e直接简写为 Si9000。

微带线 & 带状线

PCB 电路网络当中的信号走线，可以划分为微带线（Microstrip）和带状线（Stripline）两种主要类型：

微带线（Microstrip）：即 PCB表面的带状走线，由于一面裸露在空气中，可以向周围形成辐射或受到周围的辐射干扰，而另一面附着在PCB 绝缘电介质上，所以其形成的电场一部分分布在空气中，另一部分分布在 PCB的绝缘介质里，其信号传输速率高于带状线。
带状线（Stripline）：即 PCB内层的带状走线，由于嵌在两层导体之间，所以其电场分布在两层导体所形成的平面之间，能量不会被辐射出去，也不会受到外部辐射的干扰。由于其周围分布的是介电常数大于1的电介质，所以信号传输速率要慢于微带线。

无论是微带线还是带状线，在 PCB当中这些走线的单位通常会采用密尔mil，其与公制毫米 mm的换算关系如下面等式所示：

1	1 密耳(mil) = 0.0254 毫米(mm)

共面单端 & 共面波导

传输线理论当中的共面波导（下图左）与共面单端（下图右）两种走线模型，是非常容易混淆的两个概念：

共面波导（CPW，CoplanarWaveguide）是指在介质平面上制作出中心导体带，并在紧邻中心导体带的两侧制作出导体平面，这样就构成了共面波导，其本质上属于一种共面微带传输线（上图左）。
共面单端（CoplanarSingle-Ended）走线的概念类似于共面波导，不同之处在于其中心导体带两侧是指定宽度的接地走线，而非一个完整的地平面（上图右）。

注意：当采用 Si9000计算阻抗的时候，由于共面单端需要输入的计算参数更多。因此，在没有特别严格要求的情况下，可以直接使用共面波导作为阻抗计算的模型，同样参数情况下两者的计算结果差异非常细微。

常用 PCB 叠层结构

实际的 PCB 设计工作当中，在完成元件的布局摆放之后，会首先对 PCB布线的瓶颈位置进行分析，根据敏感信号线的种类和数量来确定信号层的层数。然后再根据电源的性能参数要求，来确定内电层的层数。从而最终确定整个PCB 的叠层设计方案。下面的表格对比了 3 种常见四层 PCB 叠层方案 的优缺点（通常会优先选择第2 和第 3 号叠层方案）：

而在接下来的表格里，则是对比了 4 种常见 六层 PCB叠层方案 的优缺点（通常会优先选择第 3 和第4 号叠层方案）：

Si9000 主界面介绍

Si9000软件的主界面可以被划分为【功能选择标签】、【模型选择区域】、【参数输入与计算区域】、【单位切换区域】四个区域：

【功能选择标签】：在计算 PCB特征阻抗的时候，需要将切换至无损计算（LosslessCalculation）标签。
【模型选择区域】主要用于选择 PCB典型层叠结构与走线方式的特征阻抗模型。
【单位切换区域】用于在米尔（Mils）、英寸（Inches）、微米（Microns）、毫米（Millimetres）计算单位之间进行切换。
【参数输入与计算区域】用于输入 PCB各种基材、铜层、阻焊油墨、走线的参数信息，并且利用这些信息计算出相应的特征阻抗。

注意：勾选软件底部的【AutoCalc】可以开启自动计算功能，即当参数输入区域发生变化的时候，Si9000就会自动计算出对应的特征阻抗结果。

常见的阻抗模型

现代传输线理论认为，信号在传输过程当中，特征阻抗的不连续会造成反射现象。而在信号完整性领域，反射、串扰、参考平面分割都会导致阻抗的不连续问题，因而传输线特征阻抗的匹配显得尤为重要。在下面的列表里，对高速电路设计当中存在的一些概念进行了解释：

时延：高速信号从电路网络的一端传送至另一端所需的时间。
串扰：信号线之间的互感与互容所引发的噪声。
反射：在传输线上阻抗不连续的位置，一部分信号会继续向前传输，另外一部分则会被反射形成回波。
振铃：由于传输线的阻抗不匹配，导致信号被多次反射叠加之后，所出现的振荡波形。

常见的阻抗计算模型可以划分为内层或者外层的单端、差分、共面单端、共面波导、差分共面地、差分共面波导一共 12 种模型：

外层单端	内层单端

外层差分	内层差分

外层共面单端	内层共面单端

外层共面波导	内层共面波导

外层差分共面地	内层差分共面地

外层差分共面波导	内层差分共面波导

影响上述模型当中特征阻抗的因素有基材厚度、介电常数、铜层厚度、线宽、线距、阻焊油墨厚度等，具体请参考下面的表格：

缩写	英文名称	功能描述
H1	`Substrate 1 Height`	第 1层基材的厚度（不包含铜厚）；
H2	`Substrate 2 Height`	第 2层基材的厚度（不包含铜厚）；
Er1	`Substrate 1 Dielectric`	第 1层基材的介电常数（多种基材压合时取平均值）；
Er2	`Substrate 2 Dielectric`	第 2层基材的介电常数（多种基材压合时取平均值）；
W1	`Lower Trace Width`	阻抗走线的下线宽；
W2	`Upper Trace Width`	阻抗走线的上线宽；
G1	`Lower Ground Strip Width`	接地走线的上线宽。
G2	`Upper Ground Strip Width`	接地走线的下线宽。
D1	`Ground Strip Separation`	接地走线的间隔距离；
T1	`Trace Thickness`	走线的铜层厚度；
C1	`Coating Above Substrate`	基材的阻焊油墨厚度；
C2	`Coating Above Trace`	铜皮或者走线的阻焊油墨厚度；
C3	`Coating Between Traces`	铜层走线间隙的阻焊油墨厚度；
CEr	`Coating Dielectric`	阻焊油墨的介电常数；

注意：残铜率是指板 PCB上面覆铜面积与整板面积之比，例如未经加工的覆铜芯板的残铜率为100%，而将表面铜层全部被蚀刻掉之后残铜率就变为0%。

导线的上/下线宽换算关系

目前的 PCB蚀刻制造工艺，会导致铜层走线出现上窄下宽的情况，形成类似下图这样的梯形截面走线：

接下来的表格展现了不同基础铜厚情况下，铜层走线的 $W_{上/下线宽}$ 以及 $D_{线距}$，与 $W_{设计线宽}$ 和 $D_{设计线距}$之间的换算关系（如果不需要精确的计算，那么可以默认 $W_{上线宽}$ 比 $W_{下线宽}$ 要窄约1mil，具体参数建议咨询 PCB 生产厂家）：

基础铜厚	上线宽 $W_{上线宽}$	下线宽 $W_{下线宽}$	线距 $D_{线距}$
18μm（内层）	$W_{设计线宽}- 0.1 mil$	$W_{设计线宽}$	$D_{设计线距}$
35μm（内层）	$W_{设计线宽}- 0.4 mil$	$W_{设计线宽}$	$D_{设计线距}$
70μm（内层）	$W_{设计线宽}- 1.2 mil$	$W_{设计线宽}$	$D_{设计线距}$
42μm（负片层）	$W_{设计线宽}- 0.4 mil$	$W_{设计线宽}+ 0.4 mil$	$D_{设计线距}- 0.4 mil$
48μm（负片层）	$W_{设计线宽}- 0.5 mil$	$W_{设计线宽}+ 0.5 mil$	$D_{设计线距}- 0.5 mil$
65μm（负片层）	$W_{设计线宽}- 0.8 mil$	$W_{设计线宽}+ 0.8 mil$	$D_{设计线距}- 0.8 mil$
12μm（外层）	$W_{设计线宽}- 0.6 mil$	$W_{设计线宽}+ 0.6 mil$	$D_{设计线距}- 0.6 mil$
18μm（外层）	$W_{设计线宽}- 0.6 mil$	$W_{设计线宽}+ 0.7 mil$	$D_{设计线距}- 0.7 mil$
35μm（外层）	$W_{设计线宽}- 0.9 mil$	$W_{设计线宽}+ 0.9 mil$	$D_{设计线距}- 0.9 mil$
12μm（镀金工艺外层）	$W_{设计线宽}- 1.2 mil$	$W_{设计线宽}$	$D_{设计线距}$
18μm（镀金工艺外层）	$W_{设计线宽}- 1.2 mil$	$W_{设计线宽}$	$D_{设计线距}$
35μm（镀金工艺外层）	$W_{设计线宽}- 2.0 mil$	$W_{设计线宽}$	$D_{设计线距}$

注意：信号层主要用于走线，通常采用正片方式处理；而电源层和接地层通常采用负片方式处理，这样只需指定无需铺铜的位置即可，可以较大程度降低EDA 工具的数据处理量。

芯板与半固化片

多层 PCB 都是由 FR-4 材料的覆铜芯板（Core）与具有粘结功能的半固化片（PP，Prepreg [priːpreɡ]）热压合而成，当使用Si9000 计算带有叠层结构的 PCB特性阻抗时，纳入计算的板材厚度应当由两者共同叠加而成，下图清晰的展示了覆铜芯板与半固化片之间的这种叠加关系：

芯板的介电常数

普通 FR-4 材料的覆铜芯板（Core），主要有南亚、建滔、生益、宏瑞等板材生产厂家，下面两个表格展示了Tg≤ 170 型与 IT180A S1000-2 型的 生益FR-4 芯板，在各种厚度下所对应的介电常数：

生益 FR-4 芯板厚度	0.051mm/2mil	0.075mm/3.0mil	0.102mm/4mil	0.11mm/4.33mil	0.13mm/5.1mil	0.15mm/5.9mil	0.18mm/7.0mil
Tg ≤ 170 型	3.6	3.65	3.95	无此规格	3.95	3.65	4.2
IT180A S1000-2 型	3.9	3.95	4.25	4	4.25	4.25	4.5

生益 FR-4 芯板厚度	0.21mm/8.27mil	0.25mm/10mil	0.36mm/14.5mil	0.51mm/20mil	0.71mm/28mil	≥0.8mm/≥31.5mil
Tg ≤ 170 型	3.95	3.95	4.2	4.1	4.2	4.2
IT180A S1000-2 型	4.25	4.25	4.5	4.4	4.5	4.5

半固化片的介电常数

半固化片（PP）比较有名的厂家是罗杰斯（Rogers），主要有106、1080、3313、2116、7628等规格，下面的这个表格展示了 Tg ≤ 170 型与IT180A S1000-2型半固化片，在各种规格下所对应的介电常数：

Tg≤170 半固化片规格	106	1080	3313	2116	7628
理论厚度 (mm)	0.0513	0.0773	0.1034	0.1185	0.1951
介电常数	3.6	3.65	3.85	3.95	4.2
IT180A S1000-2B半固化片规格	106	1080	3313	2116	7628
理论厚度 (mm)	0.0511	0.07727	0.0987	0.1174	0.1933
介电常数	3.9	3.95	4.15	4.25	4.5

Si9000 阻抗计算实例

在高速电路设计过程当中，通常情况下DDR、eMMC、SDIO等单端信号会要求 50Ω 阻抗（可以将其设置为 EDA工具走线的默认线宽）。而 HDMI、DDR时钟等差分信号则会要求 100Ω 阻抗，除此之外USB 差分线则会要求 90Ω 阻抗。

为了匹配这些各不相同的特征阻抗需求，需要基于 Si9000对走线的各种参数进行计算，从而获得合理的走线宽度与距离。由于使用Si9000进行无损计算的时候，所采用的参数与 PCB生产厂家所使用的材料以及工艺密切相关，因而必须遵循厂家提供的相关参数，确保阻抗计算结果的准确性。这里的表格，展示的是某工厂最新使用的半固化片规格与其介电常数：

半固化片规格	7628	2216	3313
介电常数	`4.4`	`4.16`	`4.1`

而接下来的表格，则展示了该工厂所使用阻焊油墨的厚度以及介电常数：

基材上的油墨厚度	导线上的油墨厚度	阻焊油墨介电常数
`0.8mil`	`0.5mil`	`3.8`

注意：盎司 oz原本是一个用于表示重量的单位 1oz = 28.350g，在 PCB设计当中通常将其用于描述铜层的厚度，1OZ 铜层对应的厚度约为0.035mm。

四层层叠方案 JLC04161H-7628

以某 PCB 生产厂家所提供的 JLC04161H-7628 型四层 PCB叠层方案为例（PCB 成品厚度 1.59mm，内层铜厚0.5oz，外层铜厚 1oz）：

下图是使用 Si9000 计算 50Ω欧姆外层单端阻抗走线的结果（即上下线宽度分别为14.1614/13.1614mil 或者0.35970/0.33430mm）：

四层层叠方案 JLC04161H-3313

以某 PCB 生产厂家所提供的 JLC04161H-3313 型四层 PCB叠层方案为例（PCB 成品厚度 1.56mm，内层铜厚0.5oz，外层铜厚 1oz）：

下图是使用 Si9000 计算 100Ω欧姆外层差分共面阻抗走线的结果（即上下线宽度分别为5.1623/4.1623mil 或者0.13112/0.10572mm）：

六层层叠方案 JLC06161H-3313

以某 PCB 生产厂家所提供的 JLC06161H-3313 型六层 PCB叠层方案为例（上下线宽度分别为 1.6mm，内层铜厚0.5oz，外层铜厚 1oz）：

下图是使用 Si9000 计算 90Ω欧姆内层差分共面阻抗走线的结果（即上下线宽度分别为4.9260/3.9260mil 或者0.12512/0.09972mm）：

物理量	关系公式	分贝公式
功率 \(P\)	\(P =VI\)	\(10\log_{10}(\frac{P_2}{P_1})\)
电压 \(V\)	\(P = V^2 /R\)	\(20\log_{10}(\frac{V_2}{V_1})\)
电流 \(I\)	\(P = I^2R\)	\(20\log_{10}(\frac{I_2}{I_1})\)

静态参数	英文名称	功能描述
输入失调电压 \(V_{OS}\)	`Offset Voltage`	该参数是由于运放内部晶体管在生产制造时的不对称性，导致开环使用时能够使其输出端呈现为`0V`，因而需要施加在两个输入端之间的差分补偿电压，该参数越小越好。
输入失调电压漂移 \(dV_{OS}/dT\)	`Offset Voltage Drift`	用于表征环境温度每变化`1°C`，运算放大器的输入失调电压 \(V_{OS}\) 对应的变化量，即 \(V_{OS}\) 随环境温度进行变化的特性，通常使用`µV/°C` 或 `mV/°C`作为计量单位，该参数越小越好。
输入偏置电流 \(I_B\)	`Input Bias Current`	运算放大器正常工作时，其输入端流入或者流出的电流（该参数源于运放内部的晶体管，需要维持一定电流才能确保其处于合适的工作点），该参数越小越好。
输入失调电流 \(I_{OS}\)	`Input Offset Current`	用于描述运算放大器正常工作时，两个输入端的输入偏置电流\(Ib\)之间产生的差值，该参数越小越好。
输入电压范围	`Input Voltage Range`	确保运算放大器正常工作，且满足数据手册性能指标的前提下，其最大的输入电压范围。该参数通常被更为具象的共模输入电压范围（两个输入端电压的平均值）和差模输入电压范围（两个输入端电压的差值）两个参数来进行表征，该参数越大越好。
输出电压范围	`Output Voltage Swing`	运算放大器能够输出的最大和最小电压范围值，通常采用其与正负电源轨的压差来进行表示（轨到轨运放的输出电压接近电源轨，非轨到轨运放的输出电压与电源轨存在明显压降），该参数越大越好。

动态参数	英文名称	功能描述
开环增益 \(A_{OL}\)	`Open Loop Gain`	用于描述运算放大器没有反馈网络的情况下，对于两个输入端之间的电压差进行放大和增益的能力，通常以具体的增益倍数或者分贝`dB` 进行表示，该参数越大越好。
共模抑制比 \(CMRR\)	`Common Mode Rejection Ratio`	用于表征运算放大器抑制共模信号干扰的能力，单位为`dB`分贝。理想情况下运放只会放大差模信号（即两个输入端之间的压差），但由于内部电路的非理想特性，导致一些共模信号也随之被放大。该参数等于差模电压增益（差模输入信号与输出的关系）与共模电压增益（共模输入信号与输出的关系）的比值\(20\log(\frac{A_d}{A_c})\)，该参数越大越好。
电源电压抑制比 \(PSRR\)	`Power Supply Rejection Ratio`	用于表征运放抵制电源电压波动被耦合到输出的能力，即抑制电源电压波动或者纹波的能力，其值等于\(\frac{电源电压变化量 \Delta V_S}{\Delta电源电压变化引发的输入失调电压变化量V_{io}}\)，该参数值越大抗干扰能力就越强，该参数越大越好
压摆率 \(SR\)	`Slew Rate`	用于表征运放输出电压能够达到的最大变化速率，即运放相对于时间的最大瞬时变化率\(\vert \frac{输出电压 dV_{out}}{时间 dt}\vert_{max}\)，该参数通常使用 `V/µs` 或者`V/ms` 作为单位，该参数越大越好。
建立时间 \(t_S\)	`Settling Time`	表达的是将运放配置为指定增益（通常为`1`），从开始输入阶跃信号到输出进入指定误差范围（例如`±0.1%`、`±0.01%`、`±0.001%`）所需要的总时间，该参数越小越好。
相位裕度 \(\varphi_m\)	`Phase Margin`	开环增益下降到 `1` 或者 `0dB`时，开环相移值减去 `-180°` 得到的差值，即开环增益为`1`的时候，运放还能够容忍多大的相移而不会发生自激振荡，该参数越大越好。
增益裕度 \(GM\)	`Gain Margin`	表示运算放大器在开环相移达到 `-180°`的时候，距离自激振荡（开环增益为 `1` 或者`0dB`）还存在多少增益余量，该参数越大越好。
总谐波失真+噪声 \(THD+N\)	`Total Harmonic Distortion + Noise`	衡量运算放大器输出信号纯净度的综合指标，给运放输入一个精确的固定频率正弦波，输出当中除了输入频率的基波之外，还会产生n次谐波分量，这些谐波分量的功率总和的有效值和与基波功率的比值\(\frac{\sqrt{V_{2次谐波}^2 + V_{3次谐波}^3 +... + V_{n次谐波}^2 + V_{噪声}^2}}{V_{基波}}\)就是总谐波失真，通常使用百分数 `%` 或者 `dB`作为单位进行表示，该参数越小越好。
热阻 \(R_{\theta JA}\)	`Thermal Resistance`	用于衡量运算放大器的散热能力，运放每消耗 `1W`功率，内部结温 \(T_J\)相对于环境温度 \(T_A\) 升高的值（单位为`°C/W`），即 \(结温 T_J = 环境温度T_A + 运放消耗的功率 P_D \times 热阻 R_{\thetaJA}\)，该参数值越小，运放的散热就会越好，该参数越小越好。

动态带宽参数	英文名称	功能描述
单位增益带宽 \(UGBW\)	`Unity Gain Bandwidth`	当输入信号的频率高于该参数时，运算放大器的开环增益将会小于`1`，即此时不再具备放大能力，该参数越大越好。
增益带宽积 \(GBW\)	`Gain Bandwidth Product`	运算放大器的开环增益 \(A_{OL}\)（即放大倍数）与其频率\(f\)的乘积，在某个特定频率范围之内会近似为一个常数（例如频率提高`10` 倍，开环增益降低 `0.1`倍，其乘积就是一个常数），该常数就是增益带宽积，该参数越大越好。
闭环 -3dB 带宽	`Closed-Loop -3dB Bandwidth`	指运算放大器增益下降到 `-3dB`时刻（半功率点）的带宽，该参数决定了运放电路能够处理的最大频率范围，超出该范围的信号将会发生衰减，该参数越大越好。
满功率带宽 \(FPBW\)	`Full Power Bandwidth`	运放在该参数频率范围之内，能够实现满幅度输出（即输出不会发生衰减），因而也被称作满幅带宽，其值等于\(\frac{压摆率 SR}{2 \pi \cdot 峰值输出电压V_{max}}\)，单位为赫兹`Hz`，该参数越大越好。

功率绝对分贝单位	表征对象	参考基准值	核心公式
`dBm`	功率（`分贝毫瓦`）	使用 \(P_{ref}=1\ \text{mW}\)作为功率基准	\(P(\text{dBm}) =10\log\left(\frac{P(\text{mW})}{P_{ref}}\right) =10\log\left(\frac{P(\text{mW})}{1}\right)\)
`dBW`	功率（`分贝瓦`）	使用 \(P_{ref}=1\ \text{W}\)作为功率基准	\(P(\text{dBW}) =10\log\left(\frac{P(\text{W})}{P_{ref}}\right) =10\log\left(\frac{P(\text{W})}{1}\right)\)

电压绝对分贝单位	表征对象	参考基准值	核心公式
`dBu`	电压（`分贝伏`）	使用 \(U_{ref}=0.775\ \text{V}\)作为电压基准	\(U(\text{dBu}) =20\log\left(\frac{U(\text{V})}{U_{ref}}\right) =20\log\left(\frac{U(\text{V})}{0.775}\right)\)
`dBV`	电压（`分贝伏`）	使用 \(U_{ref}=1\ \text{V}\)作为电压基准	\(U(\text{dBV}) =20\log\left(\frac{U(\text{V})}{U_{ref}}\right) =20\log\left(\frac{U(\text{V})}{1}\right)\)

参数名称	描述	标准模式(最大)	快速模式(最大)	增强快速模式(最大)
\(t_R\)	SDA 和 SCL 信号的上升时间	`1000 ns`	`300 ns`	`120 ns`
\(C_B\)	I2C 传输线等效电容	`400 pF`	`400 pF`	`550 pF`
\(V_{OL}\)	低电平输出电压（`3mA` 电流源，\(V_{CC} > 2V\)）	`0.4 V`	`0.4 V`	`0.4 V`
	低电平输出电压（`2mA` 电流源，\(V_{CC} \leq 2V\)）	-	\(0.2 \times V_{CC}\)	\(0.2 \times V_{CC}\)

PID 离散公式中的变量	参数说明
\(k\)	采样序号，取值范围为 \(k =0,1,2,...\)
\(u_k\)	第 \(k\) 次采样时刻，PID控制器的输出值
\(e_k\)	第 \(k\) 次采样时刻，输入到 PID控制器的偏差值
\(e_k\)	第 \(k - 1\) 次采样时刻，输入到 PID控制器的偏差值
\(K_i\)	积分系数，\(K_i= K_p \times\frac{T}{T_i}\)
\(K_d\)	微分系数，\(K_d= K_p \times\frac{T_d}{T}\)

控制环节	比例系数 \(K_p\)	积分系数 \(K_i\)	微分系数 \(K_d\)
P	\(\frac{\deltaK}{2}\)	\(0\)	\(0\)
PI	\(\frac{\deltaK}{2.2}\)	\(\frac{K_p}{0.833 \times T_k}\)	\(0\)
PID	\(\frac{\deltaK}{1.7}\)	\(\frac{K_p}{0.5 \times T_k}\)	\(0.125 \timesT_k \cdot K_p\)

LTspice 常量符号	释义	LTspice 常量符号	释义
`e`	欧拉数	`true`	\(1\)
`pi`	圆周率 \(\pi\)	`false`	\(0\)
`k`	波尔兹曼常数	`mil`	\(25.4 \times 10^{-6} m\)
`q`	电荷常数	-	-

单位名称	LTspice 单位符号	英文释义	数量级
太	`T` 或者 `t`	Tera	\(10^{12}\)
吉	`G` 或者 `g`	Giga	\(10^{9}\)
兆	`meg`	Mega	\(10^{6}\)
千	`K` 或者 `k`	Kilo	\(10^{3}\)
毫	`M` 或者 `m`	Milli	\(10^{-3}\)
微	`U` 或者 `u`	Micro	\(10^{-6}\)
纳	`N` 或者 `n`	Nano	\(10^{-9}\)
皮	`P` 或者 `p`	Pico	\(10^{-12}\)
飞	`F` 或者 `f`	Femto	\(10^{-15}\)

基础铜厚	上线宽 \(W_{上线宽}\)	下线宽 \(W_{下线宽}\)	线距 \(D_{线距}\)
18μm（内层）	\(W_{设计线宽}- 0.1 mil\)	\(W_{设计线宽}\)	\(D_{设计线距}\)
35μm（内层）	\(W_{设计线宽}- 0.4 mil\)	\(W_{设计线宽}\)	\(D_{设计线距}\)
70μm（内层）	\(W_{设计线宽}- 1.2 mil\)	\(W_{设计线宽}\)	\(D_{设计线距}\)
42μm（负片层）	\(W_{设计线宽}- 0.4 mil\)	\(W_{设计线宽}+ 0.4 mil\)	\(D_{设计线距}- 0.4 mil\)
48μm（负片层）	\(W_{设计线宽}- 0.5 mil\)	\(W_{设计线宽}+ 0.5 mil\)	\(D_{设计线距}- 0.5 mil\)
65μm（负片层）	\(W_{设计线宽}- 0.8 mil\)	\(W_{设计线宽}+ 0.8 mil\)	\(D_{设计线距}- 0.8 mil\)
12μm（外层）	\(W_{设计线宽}- 0.6 mil\)	\(W_{设计线宽}+ 0.6 mil\)	\(D_{设计线距}- 0.6 mil\)
18μm（外层）	\(W_{设计线宽}- 0.6 mil\)	\(W_{设计线宽}+ 0.7 mil\)	\(D_{设计线距}- 0.7 mil\)
35μm（外层）	\(W_{设计线宽}- 0.9 mil\)	\(W_{设计线宽}+ 0.9 mil\)	\(D_{设计线距}- 0.9 mil\)
12μm（镀金工艺外层）	\(W_{设计线宽}- 1.2 mil\)	\(W_{设计线宽}\)	\(D_{设计线距}\)
18μm（镀金工艺外层）	\(W_{设计线宽}- 1.2 mil\)	\(W_{设计线宽}\)	\(D_{设计线距}\)
35μm（镀金工艺外层）	\(W_{设计线宽}- 2.0 mil\)	\(W_{设计线宽}\)	\(D_{设计线距}\)

UinIO.com 电子技术实验室

高速信号的 S 参数 & VNA 矢量网络分析仪

复数与矩阵表达

史密斯圆图

电路网络的端口

S 参数命名规则

双端口网络 S 参数

矢量网络分析仪 VNA

大话 SDRAM 和 DDR 动态随机存取存储器

Memory 存储器种类

DDR 版本发展脉络

数据位宽 Data Width

DRAM 基本电路结构

Bank 与 Bank Group

SDRAM 与 DDR 的区别

如何进行读/写/刷新操作

读出操作

写入操作

刷新操作

总线拓扑 T 型 与 Fly-by

DIMM 双列直插式储模块

DDR3 引脚定义与布线约束

LPDDR3 引脚定义与布线约束

DDR4 引脚定义与布线约束

LPDDR4 引脚定义与布线约束

DDR5 引脚定义与布线约束

LPDDR5 引脚定义与布线约束

详细解读 PCIe 外设组件互连快速总线

PCIe 版本对比

编码与调制方式

带宽的两重含义

单位 GT/s 与 Gbps

分层协议架构

传输通道 Lane

金手指连接器

PCIe x1 通道定义

PCIe x4 通道定义

PCIe x8 通道定义

PCIe x16 通道定义

PCB 布线规范

运算放大器 Op-Amp 基本应用与参数选型

输入比较器

电压跟随器

同相/反相放大器

同相放大器

反相放大器

静态选型参数

动态选型参数

动态带宽参数

电子学单位分贝 dB 数学推导与速查表

声学当中的分贝

功率比分贝公式

复习对数函数的知识

建立功率与电压和电流的关系

推导电压分贝公式

推导电流分贝公式

电子学分贝单位的总结

常用分贝值速查表

正分贝值 0 ~ +100dB速查表

负分贝值 0 ~ -100dB速查表

分贝衍生的单位

功率单位 dBm/W 转换速查表

IEEE1394 FireWire 火线接口物理层硬件设计

IEEE1394 标准演进历史

连接器 & 线缆

IEEE1394 连接器线序定义

USB2.0 & IEEE1394 性能比较

总线基本结构

物理层 PHY 芯片

IEEE1394 接口保护电路

Cadence SPB OrCAD/Allegro 设计百科全书

OrCAD/Allegro 的正确打开方式

Cadence SPB 工程文件常用后缀

适用于 Cadence 工程的.gitignore 文件

原理图符号和 PCB封装的默认位置

OrCAD/Allegro 关闭 Start Page页面

【OrCAD 原理图快捷操作】

预览 OrCAD 原理图符号的封装

OrCAD 与 Allegro 交互式选择

OrCAD 的选择过滤器

总线拓扑 T 型与 Fly-by

正分贝值 `0 ~ +100dB`速查表

负分贝值 `0 ~ -100dB`速查表

适用于 Cadence 工程的`.gitignore` 文件